Text of 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S...
Page 1
1 3.3 Circuits logiques mmoire 3.3.1 Bascules (latches)
Bascules SR (SR Latch) Mmoire 1-bit S Q Q R Q Q Bat Hirsbrunner,
University of Fribourg, Switzerland, 29 November 2006
Page 2
2 3.3.1 Bascules (Latches) Dfinition. Dpendant de la valeur de
Q, l'tat d'une bascule SR est appel 0 (zro) ou 1 (un). SREtat 00 10
01 11 Commentaire 1. Les entres S et R d'une bascule SR sont
normalement 0. Proprit. Une bascule SR possde les tats suivants: 2.
Si S est mis 1 alors Q devient 1 (Q reste 1 si S est de nouveau mis
0). 3. Si R est mis 1 alors Q devient 0 (Q reste 0 si R est de
nouveau mis 0). 4. Si S et R sont mis 1 en mme temps, puis de
nouveau 0 alors l'tat final de la bascule SR est 0 ou 1 !!! 0 ou 1
1 0 Q=Q=0
Page 3
3 3.3.1 Bascules (Latches) Dans l'tat normal S=R=0, une bascule
SR se souvient si la dernire fois ce fut S ou R qui a t mis 1 !!!
Cd une bascule SR est une mmoire 1-bit Remarque: S signifie set et
R reset
Page 4
4 3.3.1 Bascules (latches) Bascule D commande par une horloge
Bascule SR commande par une horloge
Page 5
5 3.3.2 Circuits flip-flop
Page 6
6
Page 7
7 3.3.3 Registre Fig. 3-28a. Dual D flip-flop.
Page 8
8 3.3.3 Registre Fig. 3-28b. Octal flip-flop.
Page 9
9 3.3.4 Organisation interne dune mmoire Figure 3-29. Logic
diagramm for a 4x3 memory. Each row is one of the four bit words. A
read or write operation always reads or writes a complete
word.
