of 12 /12
1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg, Switzerland, 29 November 2006

1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

Embed Size (px)

Text of 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S...

Page 1: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

1

3.3 Circuits logiques à mémoire3.3.1 Bascules (latches)

• Bascules SR (SR Latch) Mémoire 1-bit

S Q Q

R Q Q

© Béat Hirsbrunner, University of Fribourg, Switzerland, 29 November 2006

Page 2: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

2

3.3.1 Bascules (Latches)

Définition. Dépendant de la valeur de Q, l'état d'une bascule SR est appelé 0 (zéro) ou 1 (un).

S R Etat

0 0

1 0

0 1

1 1

Commentaire1. Les entrées S et R d'une bascule SR sont normalement à 0.

Propriété. Une bascule SR possède les états suivants:

2. Si S est mis à 1 alors Q devient 1 (Q reste à 1 si S est de nouveau mis à 0).

3. Si R est mis à 1 alors Q devient 0 (Q reste à 0 si R est de nouveau mis à 0).

4. Si S et R sont mis à 1 en même temps, puis de nouveau à 0 alors l'état final de la bascule SR est 0 ou 1 !!!

0 ou 1

1

0

Q=Q=0

Page 3: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

3

3.3.1 Bascules (Latches)

Dans l'état normal S=R=0, une bascule SR

se souvient si la dernière fois ce fut S ou R

qui a été mis à 1 !!!

Càd une bascule SR est une mémoire à 1-bit

Remarque: S signifie set et R reset

Page 4: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

4

3.3.1 Bascules (latches)

Bascule D commandée par une horloge

Bascule SR commandée par une horloge

Page 5: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

5

3.3.2 Circuits flip-flop

Page 6: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

6

3.3.2 Circuits flip-flop

Page 7: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

7

3.3.3 Registre

Fig. 3-28a. Dual D flip-flop.

Page 8: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

8

3.3.3 Registre

Fig. 3-28b. Octal flip-flop.

Page 9: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

9

3.3.4Organisation interne d’une mémoire

Figure 3-29. Logic diagramm for a 4x3 memory. Each row is one of the four bit words. A read or write operation always reads or writes a complete word.

Page 10: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

10

3.3.4 Organisation interne d’une mémoire

Page 11: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

11

3.3.5 Caractéristiques des circuits mémoire

Page 12: 1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches) Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg,

12

3.3.6 RAM et ROM