Architecture Des SE_V11V1

5/11/2018 Architecture Des SE_V11V1 - slidepdf.com

http://slidepdf.com/reader/full/architecture-des-sev11v1 1/53

Faculté des sciences-RabatMaster Informatique et TélécommunicationsAnnée universitaire: 2011-2012

Module : Systèmes embarqués

Elément: Architecture des systèmes embarqués

1

Prof: A. JBARIProfesseur Agrégé en Génie Electrique (ENSET-RABAT)

ASE

Description du module:Systèmes embarqués

Objectif général:Intégrer les traitements dans un système embarqué.Intégrer les traitements dans un système embarqué.

Eléments du module

PRE-REQUIS PEDAGOGIQUES:

Langage de programmation C ; Programmation Orientée Objet C++ ;

Système d’exploitation Linux ; Notions de réseaux informatiques.

2

Volume horaire global: 80h1. Architecture des Systèmes Embarqués : 28h (M. A.JBARI)

2. Conception d’un Systèmes Embarqué: 30h (M. A.JILBAB)3. Communications dans les réseaux de capteurs sans fils: 22h (M Zytoune)

ASE



• Objectifs opérationnels:i. Comprendre l’architecture et les contraintes d’un système embarqués.

ii. Maitriser le fonctionnement des composants nécessaires à la réalisation

d’un système embarqué.

iii. Programmer des traitements dans un processeur de type ARM .

• Durée de la formation: 10 séances, 3h par séance.• Méthodes pédagogiques: cours, TD et travaux pratiques

(simulation ou sur cartes)

3ASEProf A.JBARI

Plan:A.Définition et exemples de systèmes embarqués

B.Caractéristiques, Contraintes et Intégration

C.Architectures de traitement

D.Mémoires

E. Microprocesseurs

F. Microcontrôleurs

H.Circuits numériques programmables : FPGA

I. SOC (System On Chip)

J. Application: Processeur ARM4ASEProf A.JBARI



A. Définition et exemples de systèmesembarqués

5ASEProf A.JBARI

Application N°1

Conception d’un système embarqué pour la gestion routière

6ASEProf A.JBARI



Application N°2: Mesure du niveau de carburant

Utilisation decapteurscapacitifs

Comment calculer le niveau du

carburant à partir de la

variation des capacités des

condensateurs immergés dans

les réservoirs ?7ASEProf A.JBARI

Application N°2: Mesure du niveau de carburant

8ASEProf A.JBARI



Application N°3: ElectrocardiogrammeLa propagation de l’activité cardiaque provoque l’apparition de différences de

potent

iels à la surface du corps, dont l’enregistrement donne l’ECG;

Comment produire un

signal utile avec une

u v

sans composantesparasites (secteur 50Hz

par exemple) ?

9ASEProf A.JBARI

Application N°3: Electrocardiogramme

Chaine d’acquisition et de traitement du signal ECG

10ASEProf A.JBARI



Application N°4: AUTOMATISATION D’UNEINSTALLATION SOLAIRE

Le système photovoltaïque:-Mise en forme l’énergie captée par les modules photovoltaïques selon les différents types d’applications

- assurer l’optimisation d’utilisation (continu, alternatif) et de stockage

11ASEProf A.JBARI

Application N°4: Diagramme fonctionnel dudispositif d’optimisation

12ASEProf A.JBARI



Application N° 5: Contrôles embarqués d’installationsferroviaires

Objectif:Mesurer la géométrie et l’usure de la caténaire etdétecter les objets parasites sans perturber le trafic

u

seau xpress g ona ;

Solution:Deux caméras linéaires mesurent par stéréovisionl’usure et la position des fils de contact.Simultanément, des capteurs à balayage LASERdétectent la présence d’éventuels objets parasites

Fonction de traitement assurées ar

Dans le cadre de son activitéferroviaire, NEW VISIONTechnologies a développé unesolution autorisant la maintenance

13

• l’acquisition des images• la gestion des capteurs de gabarit• la gestion des capteurs de mise en référence• les traitements associés.Les interfaces de supervision et de contrôle ont été réalisés sousLabVIEW.

installations.

ASEProf A.JBARI

Définition

EmbeddedEmbedded systemsystem

Any electronic system that uses a computer chip, but that is not aeneral- ur ose workstation deskto or la to com uter. Such

systems use microcontrollers (MCUs) or microprocessors (MPUs), or

they may use custom-designed chips.Hardware and software which forms a component of some larger systemand which is expected to function without human intervention.

Définition :Un système électronique embarqué est un élément constitutif d’un système plus

14

complexe pour lequel il rend des services bien précis (contrôle, surveillance,communication…).

Il est constitué de parties matérielles et logicielles qui sont conçues spécifiquementpour réaliser une fonction dédiée.

ASEProf A.JBARI



• Transports

Domaines d’application étendu

– cur , a cer ca on – Temps réel,…

• Médical

• Militaire

• ……….15ASEProf A.JBARI

Domaines d’application étendu

• Télécommunications

– Disponibilité, qualité de service

– Dissipation de chaleur,…

• Electronique grand public –

– Consommation d'énergie – Evolution rapide,…

16ASEProf A.JBARI



Exemple – Téléphone mobile

17ASEProf A.JBARI

B. Caractéristiques, Contraintes etIntégration

18ASEProf A.JBARI



Contraintes

• Caractéristiques des systèmes embarqués :

– ouvent s es t c es sp c ques – Le code est généralement stocké en ROM – Les ressources peuvent être plus restreintes que

dans un système informatique (Ex : mémoire)

• Des méthodes de conception et de validationspécifiques doivent leur être associées

19ASEProf A.JBARI

Contraintes

• Peuvent être amenés à fonctionner dans des,

humidité,…)• Les aspects sécurité, fiabilité, tolérance auxfautes,… sont souvent cruciaux

• Des contraintes liées à la consommation' , …

• Peuvent être soumis à « Des contraintestemps réel (le système d'exploitation peutaussi être temps réel) »

20ASEProf A.JBARI



Caractéristiques d’un système embarqué

Les caractéristiques principales d’un système électronique embarqué sont :

Autonomes:Une fois enfouis dans l’application il ne sont (le plus souvent) plusaccessibles.

Temps réel:Les temps de réponses de ces systèmes sont aussi importants que’

21

.

Réactifs:Il doit réagir à l’arrivée d’informations extérieures non prévues.

ASEProf A.JBARI

Temps réel

• Peut être qualifiée de "temps-réel" (ou "tempscontraint", ou encore "réactif") toute application mettanten œuvre un système dont le fonctionnement est

assujetti à l'évolution dynamique de l'environnement qui

lui est connecté et dont il doit contrôler le comportement.

Environnement

données

mesures

rythme de l'interaction

production, uneréactionchimique…)

événements

commandestemps de réponse imposé par ladynamique de l'environnement

22ASEProf A.JBARI



Systèmes embarqués temps réel

23ASEProf A.JBARI

Perspective d’intégration

24ASEProf A.JBARI



Différence par rapport à l’informatique générale

Dans les s stèmes embar ués les tâches concurrentes sont

définies statiquement

Un système est conçu pour un nombre limité de fonctionnalités

Elles ne changent pas avec le temps

Cela autorise de dimensionner au mieux et d’optimiser le systèmeen fonction de ses besoins

25ASEProf A.JBARI

Différence par rapport à l’informatique générale

26ASEProf A.JBARI



C. Architectures de traitementC. Architectures de traitement

27ASEProf A.JBARI

Technologie de traitement

Types de technologies:

Câblée rapidité Non évolutive

Programmable Évolutiveadaptative

Moins rapide,Moins adapté aucontraintes temps-réelCircuits programmables:

28

Microprocesseur (INTEL 8086, MOTOROLA 6809, 68000 Microcontrôleurs: PIC de Microchip, ATMEL, ST, PSoC de Cypress

Automates programmables: Siemens, TELEMECANIQUE, DSP, dsPIC FPGA

ASEProf A.JBARI



Choix de l’architecture

• Le choix d’une architecture pour lessystèmes embarqués multimédia doit être

un compromis entre :Flexibilité.Consommation réduite.

Performance..

Rapidité de conceptionou (Time To Market).

29ASEProf A.JBARI

Architecture de VON NEUMANNLe mathématicien John Von Neumann a proposé un modèle de machine universelle detraitement programmé de l’information (1946). Cette architecture sert de base à la plupart dessystèmes à microprocesseur actuel.Elle est composé des éléments suivants :

une mémoire principale

des interfaces d’entrées/sorties

30

Les différents organes du système sont reliés par des voies de communicationappelées bus.

ASEProf A.JBARI



Architecture de Harvard

L’architecture de type Harvard est une conception de microprocesseurs quisépare physiquement la mémoire de données et la mémoire programme.L’accès à chacune des deux mémoires s’effectue via deux bus distincts.

Deux bus à utilisation simultanée: bus de données etbus des instructions à exécuter.Ce modèle est plus rapide que celui de VonNeumann.Le gain en performance est obtenu au détriment de

31

a comp ex n erne e a s ruc ure

ASEProf A.JBARI

Les architectures de conception CISC et RISC

Architecture RISC: Architecture à jeu d’instruction réduit ( Reduced Instruction Set

Computer):

Architecture CISC : Architecture à jeu d’instruction complexe(Complex Instruction

Set Computer)

<100 instructions Format fixe Instructions câblées Accès mémoire pour instr. de

chargement. Vitesse typique :

1 instruction dure1 cycle

Avantages

>200 instructions

Format variable Instructions

simples câblées complexes par micro-code

Accès mémoire pour toutesinstructions

Vitesse typique :1 instruction dure3-10 cycles

Puce plus petite Fréquence plus élevée Exécution plus rapide

Inconvénients Compilateur complexe

(à développer) Programmes longs

(plus de mémoire)

Avantages Développement

plus simple Très répandu

Inconvénients Puce plus grosse Puce plus compliquée Évolutions limitées Plusieurs cycles

par instruction32ASEProf A.JBARI



Les architectures de conception CISC et RISC

Préciser le type d'architecture correspondante:

CISC RISC1. Demande plus de mémoire

2. L'exécution d'une instruction dure au maximum 2 cycles d'horloge

3. Architecture utilisée dans les processeurs: P4, Intel Core 2 DUO

4. Adaptée aux applications temps-réel

5. Les instructions sont complexes

6. L'exécution d'une instruction peut durer 10 cycles d'horloge

7. Pour la même taille du programme, l'exécution est toujours plus

rapide

……..……..……..……..……..……..……..……..

…x…..……..……..……..……..……..……..

. a p upart es nstruct ons sont c es

9. Peut être utilisée dans un système de contrôle d'énergie solaire10. Compilation simple du programme

11. Programmation assembleur complexe

12. Peut intégrer l'instruction suivante ADD R1,R2, R3

……..

……..……..……..

……..

……..……..……..……..

33ASEProf A.JBARI

Quel Matériel utilisé?

SOPC ou SOC

Les fonctionnalités peuvent êtreimplantées dans des composants

(Application Specific Integrated

Circuit). On parle alors de Système sur Silicium SoC

(System on Chip).

Les fonctionnalités peuvent être implantées dansdes composants logiques programmables de typeFPGA (Field Programmable Gate Array). On parle

alors de système SoPC (System on Programmable

Chip).34ASEProf A.JBARI



Tableau comparatif des circuits de traitement

Circuit Fonction Avantages/Inc Applications

Microprocesseur

Microcontrôleur

FPGA

DSP

35

PSoC

SOC

ASEProf A.JBARI

D. Les mémoiresD. Les mémoires

36ASEProf A.JBARI



Les mémoires: fonction

Bus de donnéesCS

R/ W

Signaux de

contrôle

MémoireBus d’adresse

A11…A0

7… 0

37

e s gna c p se ec perme e s ec onner = e o er c rcu .

ASEProf A.JBARI

Les mémoires: organisation

La mémoire est organisée en cellules (ou cases mémoires). Chaque cellule mémoirepossède une adresse et peut contenir une donnée, sur un ou plusieurs bits.

38ASEProf A.JBARI



Les mémoires: exemple de mémoire

39

Synoptique de la mémoire HM6264A

ASEProf A.JBARI

Les mémoires: caractéristiques

1- La capacité : nombre total de bits qui peuvent y être stockés ;exprimée en octet.

1 Octet = 8 bits

- = = 10

1 Méga-octet (Mo) = 1024 Ko=2 20

1 Gega-octet (Go) = 1024 Mo=2 30

Capacité = 2n * m bits = 2n * m/8 Octets.

2- l’organisation , c’est-à-dire le format du mot stocké et à partir de là, lenombre total de mots stockables.

40

3- la rapidité : temps d’accès de lecture, temps d’écriture

ASEProf A.JBARI



Types de mémoires

les mémoires vives (RAM : Random Access Memory) ou mémoires volatiles.Les mém

oires mortes (ROM : Read Only Memory) ou mémoires non volatiles.

SRAM : Static Random Access Memory. Mémoire statique à accès aléatoire, à base debascules à semi-conducteurs à deux états .

’

41

, .

Inconvénient : réalisation compliquée.DRAM : Dynamic RAM. Basée sur la charge de condensateurs : condensateurchargé = 1, condensateur déchargé = 0.Avantage : intégration élevée, faible coût.Inconvénient : nécessite un rafraichissement périodique à cause du courant de fuite descondensateurs.Application : réalisation de la mémoire vive des ordinateurs (barrettes mémoire).

ASEProf A.JBARI

E. Le microprocesseur

42ASEProf A.JBARI



Systèmes à microprocesseur

Le microprocesseur:'

BusBus

systèmesystème

- organ se e sync ron sme enc a nemen es c es pr c s es ans a m mo re programme

- analyse le contenu du programme, sélectionne, gère et commande les circuits nécessaires àl'exécution de chaque tâche.- prend en compte les informations extérieures au système: Entrées/Sorties

-Unité de mémoire: Stocker les données de traitement et les programmes à exécuter-Port d’entrée: relier le matériel d’entrée au bus système (clavier, scanner,caméra,…)-Port de sortie: relier le bus système au matériel de sortie (imprimante, carte réseau, modem, écran,…)

43ASEProf A.JBARI

Les bus du microprocesseur:Les bus du microprocesseur:

Systèmes à microprocesseur

Bus: ensemble de signaux électriques assurant la même fonction.

- Bus d'adresse: unidirectionnel sert à envoyer un code d'adresse à lamémoire et aux dispositifs extérieurs.

- Bus de donnée: bidirectionnel transmettre les données qui doiventêtre traitées par le microprocesseur ou un résultat de traitement.

- Bus de commande ou de contrôle coordonner tous les échangesd'informations d’adresse ou de données.: validation de la mémoire, validation

d’un circuit d’entrée/sortie, éviter les conflits de bus lorsque deux élémentscherchent à communiquer en même temps.

44ASEProf A.JBARI



Systèmes à microprocesseur La multiplication des périphériques autour du microprocesseur oblige la présence d’undécodeur d’adresse chargé d’aiguiller les données présentes sur le bus de données.

Le microprocesseur communique avec les différentes mémoires et les différents boîtierd’interface.

Un plage d’adresse est affecté à chaque composantLe décodeur d’adresse permet de de fournir les signaux de sélection de chacuncomposant selon le contenu du bus d’adresse.

45ASEProf A.JBARI

Architecture interne et fonctionnement du microprocesseur Un microprocesseur est construit autour de trois éléments principaux:

- Une unité de commande (UC) : permet de "séquencer" le déroulement des

instructions. Elle effectue la recherche en mémoire de l'instruction, le décodage,

l'exécution et la préparation de l'instruction suivante

- Unité de traitement UT : unité arithméti ue et lo i ue UAL ou ALU

Cette unité regroupe les circuits qui assurent les traitements nécessaires à

l'exécution des instructions.-Des registres: stockage temporaire de données ou des opérandes Les différents blocs sont reliés par un bus interne

Unité de

commande

UAL

46

Registres Businterne

Bus

externe

ASEProf A.JBARI



Architecture interne du microprocesseur

47ASEProf A.JBARI

Registre de donnéesBus interne de données

BUSDE DONNEES µp

Architecture interne et fonctionnement du

microprocesseur

Registre d’étatDécodeur

SP PC

ALU

REGISTRE

D’INDEX

A

CCUMULATEUR

Code Op.

Registre d’instruction

Adresse

R0 Rn

Registresauxiliaires

BLOC LOGIQUE DE COMMANDE

Bus interne d’adresses

Bus de commande

Horloge

Signaux internesde commande

Registre d’adresses

BUSD’ADRESSES

48ASEProf A.JBARI



Unité de commande

49ASEProf A.JBARI

Unité de commandeCompteur ordinal ou Compteur programme :

Contient l’adresse de l’instruction à exécuter prochainement

Registre d'instruction et décodeur d'instruction :

Chacune des instructions à exécuter est rangée dans le registre instruction dont

le format est 24 bits. Le premier octet ( 8 bits) est toujours le code de l'opérationque le décodeur d'instruction doit identifier.

Registre des adresses : registre tampon qui assure l' interfaçage entre lemicroprocesseur et son environnement.

Registre de données : registre tampon qui assure l'interfaçage entre lemicroprocesseur et son environnement ou inversement. Il conditionne le busexterne ou le bus interne des données.

Il organise l'exécution des instructions au rythme d’une horloge. Il élabore tous

les signaux de synchronisation internes ou externes (bus des commandes) dumicroprocesseur .

Pointeur de pile ou Stack pointer :

C'est un registre compteur de 16 bits qui contient l'adresse du sommet de la pile.50ASEProf A.JBARI



Unité de traitement et chemin de données

51ASEProf A.JBARI

Unité de traitementUnité arithmétique et logique :C'est un circuit complexe qui assure les fonctions:

- arithmétiques: addition et soustraction - logiques: ET, OU, OU exclusif - comparaison, décalage à droite ou à gauche, incrémentation, décrémentation, mise

à 1 ou à 0 d'un bit, test de bit.Une UAL est constituée par un certain nombre de circuits tels que: complémenteur,

additionneur, décaleur, portes logiques, ...Accumulateur: Un accumulateur est un registre de travail de 8 ou 16 bits qui sert à stocker uneopérande ou le résultat de l'opération.Registre index Le contenu de ce registre de 16 bits est une adresse. Il est utilisé dans le moded'adressa e indexé.

Registres auxiliaires Ils permettent de stocker le résultat des instructions exécuter par l’ALU.

Registre des indicateurs d'état : précise l’état interne du microprocesseur oule résultat d’une opération. Chaque bit s’appelle indicateur d’état ou flag oudrapeaux.

Remarque : La plupart des instructions modifient le registre d'état

52ASEProf A.JBARI



L’exécution d’une instruction se décompose en trois phases qui sont :

La recherche de l’instruction à traiter.Le décodage de l’instruction.L’exécution de l’instruction.

Cycle d’exécution d’une instruction

1- Lit instruction suivante (UC) Bus Adresse PCBus Commande « Lireinstruction »RI Bus Donnée

2- Incrémente compteur ordinal (UC) PC PC + taille(RI)

5- Transfert données UAL (UC) UAL.1 AUAL.2 tmp UAL.RI « addition »

6- UAL calcule opération (UAL) Activation de l’additionneur intégral UAL tm

53

3- Décode Instruction ex: Add A,(123) (UC) A A + contenu @123.

7- UC range résultat (UC) A tmp

4- Lit données (facultatif) (UC) Bus A 123 Bus C « lire donnée »tmp Bus D

ASEProf A.JBARI

Architectures : Architecture standard

Soit un processeur où 5 cycles sont nécessaires pour accomplir une instruction:1.IF (Instruction Fetch) charge l'instruction à exécuter dans le pipeline.2.ID (Instruction Decode) décode l'instruction et adresse les registres.

.

xecute ex cute ' nstruct on par a ou es un t s ar t m t ques et og ques .4.MEM (Memory), dénote un transfert depuis un registre vers la mémoire dans le cas

d'une instruction du type STORE (accès en écriture) et de la mémoire vers un registredans le cas d'un LOAD (accès en lecture).5.WB (Write Back) stocke le résultat dans un registre. La source peut être la mémoireou bien un registre.Dans l’architecture standard :5 étages

IF ID MEM WBEX1cycle d’horloge/étage

54

IF ID MEM WBEX

L’exécution de 10 instructions demande 50 cycles d’horloge! ASEProf A.JBARI



Architectures avancées: pipeline

un pipeline est une technique de conception des processeurs oùl'exécution des instructions est découpée en étages, et où à un instant

,

.Architecture pipeline: 5 étages

IF ID MEM WBEX

1cycle d’horloge/étage

IF ID MEM WBEX

IF ID MEM WBEX

55

IF ID MEM WBEX

L’exécution de 10 instructions demande 14 cycles d’horloge ASEProf A.JBARI

Architectures avancées: super-pipeline

Certaines architectures ont largement augmenté le nombre d'étages,celui-ci pouvant aller jusqu'à 31 pour la microarchitecture Prescott'

. .Le Pentium 4 d'Intel est superpipeliné avec un pipeline à 20 étages.

ProcesseurProfondeur du

pipeline

Intel Pentium 4Prescott

31

Intel Pentium 4 20

56

Le Pentium 4 d'Intel est superpipeliné avec un pipeline à 20 étages.

Intel Core 2 Duo 14

Intel Pentium II 14

Intel Pentium III 10AMD Athlon 10

IBM Power4 12

IBM Power5 16

Sun UltraSPARC IIiet UltraSPARC IV

14ASEProf A.JBARI



Un processeur est dit scalaire s'il ne traite qu'une seule donnée à la fois.Il est superscalaire si, grâce à son architecture parallélisée, il est capable d'entraiter plusieurs. Les processeurs scalaires sont parfois mis en opposition avec lesprocesseurs vectoriels.

Architecture superscalaire

Exemple d’exécution de 10 instructions:

57

Séquençage des instructions dans un processeur superscalaire de degré 2. Il faut 9 cycles pour exécuter 10 instructions. À t = 5, toutes les unités du

processeur sont sollicitées.ASEProf A.JBARI

Un processeur vectoriel est un processeur conçu pour exécuter des opérations sur lesvecteurs plutôt que les nombres simples. Sur de tels processeurs, une instruction vas'appliquer à un ensemble de données, appelé vecteur.Ils sont surtout utilisés pour le calcul intensif sur supercalculateur (ou superordinateurs

Architecture vectorielle

comme les Cray).Leur architecture est basée sur les pipelines :

58

Une instruction vectorielle exécute la même opération sur toutes les données (vecteur)sur laquelle elle est appliquée.

ASEProf A.JBARI



Caractéristiques d'un microprocesseur

Un processeur est caractérisé par:

Capacité d'adressage (largeur du bus d’adresse)

Largeur du bus de données (8bits, 16bits, 32bits, 64bits,…)

La taille de ses registres (8, 16, 32, 64, 128 bits)

Vitesse d’exécution : exprimé en MIPS (Millons d’instruction par seconde) ou par la fréquence d’horloge (1GHz, 2GHz, 3GHz,…)

’ ,

Microarchitecture interne (single core, dual core, intel core, intel core 2 DUO,…).

Puissance consommée.

59ASEProf A.JBARI

InterruptionsInterruptions

Fonction: signal électrique externe indiquant un événement d’un traitement prioritaire.- Si l’interruption se déclenche, le processeur bloque le programme en cours d’exécution etse branche vers le sous programme de traitement de l’interruption.- Le vecteur d’interruption est une case mémoire contenant les adresses des SPGM detraitement d’interruption.

NMI et INTR : entrées de demande d’interruption.

INTR : interruption normale, NMI (Non Maskable Interrupt) : interruption prioritaire.INTA : Interrupt Acknowledge (sortie), indique que le microprocesseur acceptel’interruption.

NMI

Traitement d’une interruption

Empilage de IPCharger IP par l’adresse du SPGM

60

8086INTR

INTA

e ra emen e n errup onExécution du SPGM

Dépilage de IPRetour vers le programme appelant

Le vecteur d’interruption contientl’adresse du sous programme d’interruption.

ASEProf A.JBARI



Organisation multiniveaux

o

uc e angage app cat on

Couche Langage d’assemblage

Couche Système d’application

Couche Architecture du jeuNiveau 2

Niveau 3

Niveau 4

Traduction (compilation)

Traduction (assemblage)

Interprétation partielle (OS)

61

nstruct on

Couche Microarchitecture

Couche Logique numériqueNiveau 0

Niveau 1

Interprétation(microprogrammeou exécution )

Matériel

ASEProf A.JBARI

F. Le microcontrôleur

62ASEProf A.JBARI



le microcontrôleur

Pourqoui le microcontroleur?:

Besoin pour l’embarqué ou « embedded »

'

Exemples : Électroménager : lave-vaisselle, lave-linge, aspirateurs, … Automobile : boîtier d’injection, boîte de vitesse automatique,

automatisation des accessoires (essuie-glace, phares, …),

63

ass s ance a con u e re nage, an -pa nage, … , … Domotique : thermostat, simulateur de présence, alarme Robotique : robots autonomes Multimédia : TV, lecteur/enregistreur DVD, camescope, … …

ASEProf A.JBARI

Caractéristiques spécifiques : Puissance de traitement limité

Le microcontrôleur

Encombrement réduit Consommation électrique faible Contraintes d’environnement importantes Communication avec l’extérieur (capteurs, actionneurs,

…

64

Coût de série faible

Apparition des microcontrôleurs

ASEProf A.JBARI



Unité de Instructions

le µcontrôleur

Mémoirecentrale

(ou principale)

contrôle

Unitéarithmétique

et logique

Données

Résultats

65

Unité d’échange

= µprocesseur = µcontrôleur

ASEProf A.JBARI

Le µcontrôleur

Microcontrôleur = système complet sur une seule puce

o

mposants ra outer pour onct onner :

Un oscillateur (éventuellement), Une alimentation (régulateur de tension).

Interfaçage avec le monde extérieur :

66

en sortie, les actionneurs via des CNA et des amplis, ou des

PWM, … en interne, avec d'autres CPU via des liaisons (RS 232, bus

I2C, bus CAN, …)ASEProf A.JBARI



Exemple : la carte ISEN-Toulon

µcontrôleur

67ASEProf A.JBARI

Les µcontrôleurs ST

68ASEProf A.JBARI



ST et l'automobile

69ASEProf A.JBARI

ST et l'électroménager

70ASEProf A.JBARI



Le PIC 18F4520: Description physique

71ASEProf A.JBARI

Caractéristiques des PICs 18Fxxxx

72ASEProf A.JBARI



G. Le Processeur de Traitement designal (DSP: Digital Signal Processor)

73ASEProf A.JBARI

Chaine de traitement numérique

Filtre d’entrée : limiter la bande de fréquence du signal traité (généralement de type passe-

bas).

ADC : effectue la conversion analogique-numérique des échantillons du signal filtré.

Traitement numérique : exécute les fonctions de traitement du signal (filtrage, analyse

spectrale, codage, …)

DAC : circuit de conversion numérique-analogique des valeurs numériques fournies par lesdifférents blocs de traitement numérique du signal.

Filtre de sortie : filtre passe-bas pour supprimer les composantes résiduelles situées en

dehors du spectre utile.

74ASEProf A.JBARI



Besoin d’un DSP

Place du DSP vis-à-vis des autres processeurs

75

ASEProf A.JBARI

Fabricants

Les principaux fabricants de DSP sont :

Texas Instruments

Analog DevicesMotorola

Zilog

Lucent

76

Nec

ZoranZsp

Microchip ASEProf A.JBARI



Processor Architectures

77ASEProf A.JBARI

Unité MAC

Unité de base: unité de calcul multiplicateur / additionneur / accumulateur de

données.Fonction : effectuer l’opération de base en un seul cycle d’horloge.

Où X et Y sont soit des données, soit des constantes et R une donnée, une

78

constante ou un résultat précédent. MR est alors le résultat de l'opération

arithmétique.

ASEProf A.JBARI



Architecture typique d’un DSP

79ASEProf A.JBARI

Classification

Selon la représentation des nombres:

Les DSP à vir ule fixe : Les données sont représentées comme étant des

nombres fractionnaires à virgule fixe, (exemple -1.0 à +1.0), ou commedes entiers classiques.

Exemple: TMS320C25 (Nombre sur 16 bits

Les DSP à virgule flottante :les données sont représentées en utilisant

80

une mantisse et un exposant. La représentation de ces nombres s’effectueselon la formule suivante : n = mantisse x 2 exposant.

Exemple: TMS320C30 (Nombre sur 32bits)

ASEProf A.JBARI



Comparaison de DSP

81ASEProf A.JBARI

Applications

Télécommunications :

Modem, multiplexeurs, récepteurs de numérotation DTMF, codeurs de parole GMS,…

,

,synthèse vocale …

Militaire : Guidage missiles, navigation, communications cryptée, radar, …

Multimédias et grand public :

Compression des signaux audio (CD), compression des images, cartes

multimédias pour PC, synthèse musicale, jeux, …

Médical : Compression d’image médicale (IRM, échographie…), traitements des

82

, ,… , ....

Electronique automobile :

Equipement de contrôle moteur, aide à la navigation, commande vocale,…Automatisation et contrôle de processus, Instrumentation ,…

ASEProf A.JBARI



Contrôle des entrées/sorties

Echange d’information par des bus

83

Des bus spécialisés pour les périphériques :SCSI (Small Computer System Interface) : divers périphériques AGP (Accelerated Graphical Port) : écran PCMIA (Personal Computer Memory Card International Association) : portables USB (Universal Serial Bus).

ASEProf A.JBARI

Contrôle des entrées/sorties

Contrôle ar scrutation /

84

Contrôle par interruption Transfert direct

(DMA : Direct Memory Access)

ASEProf A.JBARI



H. Circuits Numériques Programmables

85ASEProf A.JBARI

Intérêt des composants programmables

.

Augmenter et faciliter l’intégration de composants logiques dans un boîtier.Cela permet de réduire la taille des cartes, même pour de petites séries(jusqu’à 25%).

Réduire le temps de développement des applications par l’emploi de lasimulation.

Développer la flexibilité des applications et donc faciliter leur

86

maintenance.

Réduire le nombre de composants à garder en stock.

ASEProf A.JBARI



Types de circuits

87ASEProf A.JBARI

Convention de notation

Une croix, à une intersection, indique la présence d'une connexion àfusible non claqué. L'absence de croix signifie que le fusible est claqué.

xemp es

88ASEProf A.JBARI



Connexion par Transistor MOS

Transistor MOS à

ASE 89Prof A.JBARI

FPGA architectureFPGA: Field Programmable Gate Array

Avantages:

- :une matrice de cellules logiques dansun « océan » de ressourcesd'interconnexions diverses ;- plus versatile que les SPLDs etCPLDs ;- plus approprie en logique sequentiellepuisqu'ils contiennent

ASE 90

CPLDs.

Prof A.JBARI



FPGA de type RAM

91ASEProf A.JBARI

Xilinx XC4000 Configurable Logic Block(CLB)

ASE 92Prof A.JBARI



Kit SPARATN 3E

CircuitFPGA

ASE 93Prof A.JBARI

FPGA de XILINX

Features:Very low cost, high-performance logic solution for high-volume, consumer-

ASE 94

or ente app cat onsWide frequency range (5 MHz to over 300 MHz)

• Multi-voltage, multi-standard SelectIO™ interface pins- 3.3V low-voltage TTL (LVTTL)- Low-voltage CMOS (LVCMOS) at 3.3V, 2.5V, 1.8V,1.5V, or 1.2V

Prof A.JBARI



I. Les SOC (System on chip)

95ASEProf A.JBARI

Les SOC: Exemples d’application

SOC (System On Chip) : circuit réalisé sur mesure en vue d’intégrer destraitements donnés.C’est une réalisation optimale d’un système embarqué.

iPod:

SoC : PP5002 (Portal Player)Décodeur satellite CDVB2300BSoC : STi5518 (STMicroelectronics)

96ASEProf A.JBARI



Les SOC: Exemples d’application

Télévision numérique:Lecteurs/Enregistreurs DVDDémodulateurs Satellite, Décodeurs TNT (set-top boxes)

- -

Besoins techniques:Mini ordinateur (interface utilisateur)Pilotage de disque dur, lecteur/graveur DVD

onct ons grap ques compos t ons, zoom, curseur... Encodage/décodage vidéo (MPEG2, MPEG2 HD, MPEG 4, H264...) Encodage/décodage audio (PCM, AC3, AAC, MP3...) Périphériques (IEEE 1394, S/PDIF, HDMI...)

97ASEProf A.JBARI

Les composants d’un SOC: Les processeurs

CPU Central Processin Unit : rocesseur énéraux

Fonctions : contrôle, interface utilisateur, traitements légers

Exemples : ARM9, ST20, SH4, ...

DSP (Digital Signal Processor)I Fonctions : Traitement du signal, calculs complexesI Exemples : Ti TMS320C55x, etc.

Processeurs VLIW (Very Long Instruction Word) Fonctions : traitement multimédia

Exemples : ST210...

Supports de la partie logicielle du système

98ASEProf A.JBARI



Les composants d’un SOC: Lesmémoires

ROM, RAM, Flash... Souvent hors du SoC

Dans la puce : Contrôleur(s) mémoires Petites mémoires internes Mémoires caches, « fifo » (tampons/files d’attente)

FonctionsStockage temporaire (RAM)

Programme interne (ROM), possibilité de mise à jour (Flash) Stockage (Flash)

99ASEProf A.JBARI

Composants utilitaires

DMAC (Direct Memory Access Controller)- Transferts mémoires/mémoires, mémoires/périphériques

’

-

Timer, RTC (Real-Time Clock)- Mesure de l’écoulement du temps

Utilisations :-Contrôle du nb d’images par secondes-Programmation de délais d’expiration-Utilisation ar OS Tem s Réel

Contrôleur d’interruptions (ITC)

-Centralisation de tous les signaux d’interruptions-Informations sur l’émetteur de l’interruption

100ASEProf A.JBARI



Entrées/SortiesGPIO (General Purpose Inputs/Outputs)Programmation/lectures de broches du circuitUtilisation : lectures de boutons, clavier simple

Com osants orts série

UART (Universal Asynchronous Receiver/Transmitter) : port RS232SSP (Synchronous Serial Port) : port série haute vitesseUtilisation : branchement de composants externes, debuggage

Contrôleurs LCD (numérique)Pilotage de bus de périphériques :IDE/ATA: Disque dur interne, DVDUSB:

Host : branchement de périphériques externesPeripheral : branchement à un ordinateur

IEEE 1394 aka FireWire (camescopes numériques, ...)F Camescopes numériquesF Liaisons haute vitesse

Composants RF : Bluetooth, GPS, GSM...101ASEProf A.JBARI

Composants analogiquesGénérations d’horloges, reset...ADC, DAC (Analog/Digital Converter) : entrées/sorties analogiquesAudio, Vidéo, Commandes d’actionneurs, Capteurs

102ASEProf A.JBARI



Exemple : PDA GPS

103ASEProf A.JBARI

Densité d’intégration

L'échelle d'intégration définit le nombre de portes par boîtier :

SSI (small scale integration ) petite : inférieur à 12

MSI (medium ) moyenne : 12 à 99LSI (large ) grande : 100 à 9 999VLSI (very large ) très grande : 10 000 à 99 999ULSI (ultra large ) ultra grande : ≥ 100 000

Ces distinctions ont peu à peu perdu de leur utilité avec la croissance

circuits VLSI

WAFER defabrication

ASE 104

.Aujourd'hui plusieurs centaines de millions de transistors (plusieurs dizaines demillions de portes) représentent un chiffre normal (pour un microprocesseur ouun circuit intégré graphique haut de gamme).

Nécessité d’un flot de conception complexe.

Prof A.JBARI



Chip Packaging

ASE 105Prof A.JBARI

Documents

Architecture Des SE_V11V1