Chapitre 4: introduction à la logique programmable et … · Systèmes logiques programmables Page 5 Circuits programmables § PLD – Programmable Logic Device Ø Ensemble des circuits

ELE3311 – Systèmes logiques programmables

Mohamad Sawan et collaborateurs

Chapitre 4: introduction à la logique programmable et ses outils de développement §  Introduction §  Historique §  Circuits programmables (PLD)

Ø  PAL, PLA, GAL, etc. Ø  Produits commerciaux Ø  Outils de développement Ø  Divers

§  Circuits dédiés (ASIC)

ELE3311 – Systèmes logiques programmables Page 2

Historique §  Circuits programmables introduits à partir des années 1960.

Ø  1965 Radiation Inc. (Harris) Matrice de diodes

Ø  1970 Harris PROM

Ø  1971 Intel EPROM

Ø  1971 GE PLD, UV

Ø  1972 Data I/O Programmeurs

Ø  1974 Intersil, Signetics PAL

Ø  1974 Monolithic Memories Inc. PAL, logiciel PALASM

Ø  1980 IEEE Norme JEDEC

Ø  1983 Data I/O Compilateur ABEL

Ø  1983 Lattice Semiconductor EEPAL (GAL)

Ø  1984 Altera EPROM PLD, A+Plus

Ø  1985 … (chapitre 9) CPLD, FPGA

Références

'65: Loi de Moore

'69: UNIX

'71: 1er µproc. 4004 (bus 4 bits, 108 kHz)

'71: Pascal

'72: Pong (Atari)

'74: µproc. 8080

'77: Apple II (couleur)

'81: IBM-PC (3-6k$US)

'82: Commodore 64

'83: PC-Draw

'84: Macintosh (GUI)

'84: DOS 3.1 (Réseaux)


Historique (suite)

§  Programmeur moderne Ø  Data I/O: ChipWriter

§  Programmeur Ø  Data I/O: Model 29B avec LogicPak


Historique (suite) §  Programmeur moderne Ø  Data I/O: ProMaster 3000 Composants supportés

• 8-28 pin, 300-mil DIPs • 24-40 pin, 600-mil DIPs • 20, 28, 32, 44, 52, 68 et 84-pin PLCCs • 16-32 pin, 300, 330, 450 et 530-mil SOIC • Logic: FPGA, PLD, PAL, IFL, FPLA, microcontrollers et sequencers • Memory: PROM, EPROM, et EEPROM • Semiconductor manufacturer certified algorithms


Circuits programmables

§  PLD – Programmable Logic Device Ø  Ensemble des circuits programmables MSI

§  PAL – Programmable Array Logic Ø  Plan ET programmable – Plan OU fixe

§  PLA – Programmable Logic Array Ø  Plan ET programmable – Plan OU programmable

§  GAL – Generic Array Logic Ø  Conçu pour remplacer la majorité des PAL Ø  Élément de sortie programmable

•  «Output Logic Macrocell» ou OLMC


Circuits programmables (suite) §  ROM : Plan ET fixe, plan OU programmable §  PAL : Plan ET programmable, plan OU fixe §  PLA : Plan ET et OU programmables

O4O3O2O1

A2 A1 A0

O4O3O2O1

A2 A1 A0A3A6 A5 A4A7

O4O3O2O1

A2 A1 A0A3


Circuits programmables (suite)

§  PAL Ø  Plan ET programmable – Plan OU fixe

Z

A

VCC

B

VCC

Exemple avec fusible



§  PAL – Technologie avec fusibles (suite) Ø  Plan ET programmable – Plan OU fixe

Z

A

VCC

B

VCC

NON-ET




§  PAL – Utilisation Z = AB+B

Z

A

VCC

B

VCC




§  PAL – Représentation simplifiée

A B

Z

Z = AB+B

Points de connexion

Plan programmable

Indépendant de la technologie



Types de programmation §  Fusible

Ø  Lien normalement fermé

§  Antifusible (Avalanche induced migration – AIM) Ø  Introduit par Intersil Ø  Lien normalement ouvert

§  Ultraviolet Ø  Typiquement CMOS avec grille flottante Ø  Lien normalement ouvert

§  Effaçable électriquement


Circuits programmables (suite) §  PLD effaçables par ultra-violet (EPLD)

Ø  Technologie similaire aux EPROM Ø  Utilise généralement des boîtiers en céramique

•  Il est très difficile de fabriquer un boîtier de plastique avec une fenêtre de quartz

Ø  Normalement offert dans des boîtiers sans fenêtre (non re-programmable)

§  PLD effaçables électriquement (EEPLD) Ø  Technologie similaire aux EEPROM Ø  Peut être reprogrammé dynamiquement (très rare) Ø  Faible coût du boîtier (plastique) Ø  Rapidité à reprogrammer et tester



§  Produits commerciaux Ø  PAL16R6

•  Texas Instruments

Ø  GAL20V8 •  Lattice



OLMC


Circuits programmables (suite) §  Outils de développement

Ø  PALASM – PAL Assembler (MMI, 1978) •  Première génération de compilateurs pour PAL

Ø  ABEL – Advanced Boolean Equation Langage (Data I/O, 1983) •  Premier outil universel des PLD

Ø  PLDesigner (MINC) Ø  Mentor Graphics Ø  CUPL (Assisted Technology, 1981) Ø  AMAZE – Automated Mab & Zap of Equations (Signetics) Ø  PLAN – Programmable Logic Analysis (National Semiconductor) Ø  APEEL – Assembler PEEL1 (ICT) Ø  DesignWorks Ø  Tango-PLD (Actel Technologies) Ø  OrCAD/PLD (OrCAD Systems) Ø  ViewLogic (acheté par Mentor Graphics)

1PEEL – Programmable Electrically Erasable Logic



Divers §  Le GAL est EXTRÈMEMENT sensible aux

décharges électrostatiques.

§  Fusible de sécurité Ø  La majorité des PLD possèdent un fusible prévenant la

lecture du patron de fusibles programmé.

§  Fusibles de sélection de performance Ø  Consommation de puissance vs. vitesse d'opération Ø  Courant d'attente nul (zero standby current mode)


Circuits dédiés

Technologies §  Prédiffusé (Mask Programmable Gate Array - MPGA)

Ø  Couches de bases normalisées (matrice de portes) Ø  Masques pour les connexions (métal)

§  Cellules standards Ø  Librairies de cellules (portes, bascules, tampons, etc.) Ø  Masques pour toutes les couches

§  Multi-chip modules (MCM)


Circuits dédiés (suite)

§  Numérique §  Analogique / mixte §  MC68000



§  Polystim: Implant urinaire

1 mm



§  Complexité vs. temps de design

SSIMSI

1 10 100 1000

102

104

106

108

100

Temps de design (jours)

Nom

bre

de p

orte

s

Solutionoptimale

PLD

Prédiffusé

Cellulesstandards

Dédié

LCA

FPGACPLD

Documents

Chapitre 4: introduction à la logique programmable et … · Systèmes logiques programmables Page 5 Circuits programmables § PLD – Programmable Logic Device Ø Ensemble des circuits