ECOLE NATIONALE DES SCIENCES APPLIQUEES
National Instruments a annonc le lancement de son contrleur
dautomatismes programmable(PAC) NI CompactRIO le plus conomique,
qui offre aux ingnieurs et aux fabricants de machines une solution
idale pour les applications de contrle/commande et de surveillance
avances. Le systme NI cRIO-9073 prsente une architecture matrielle
intgre qui allie un processeur embarqu temps rel et un circuit FPGA
programmable par lutilisateur. En utilisant la plate-forme de
conception graphique de systmes LabVIEW et les FPGA intgrs dans les
PAC de National Instruments tels que le cRIO-9073. Les ingnieurs
peuvent rapidement mettre en uvre, de faon personnalise, des
boucles dacquisition et de contrle numriques et analogiques, ainsi
que des algorithmes de traitement de signaux hauts vitesse. Ils
peuvent ainsi satisfaire les exigences de leurs applications de
contrle/commande avanc, aisment et moindre cot.
Le contrleur d'automatismes programmable (PAC) CompactRIO est un
systme embarqu de contrle et d'acquisition, destin aux applications
qui ncessitent fiabilit et performances. Grce la compacit, la
robustesse et la souplesse du systme, les ingnieurs, les
scientifiques et les dveloppeurs peuvent utiliser le matriel
CompactRIO pour un large ventail d'applications de contrle et
d'acquisition industrielles et embarques. Le CompactRIO est
accompagn des technologies NI LabVIEW FPGA et NI LabVIEW Real-Time,
qui permettent de concevoir, de prototyper et de dployer rapidement
le systme CompactRIO, grce des outils de programmation graphique
faciles utiliser.
Figure 1 :Systme CompactRIO
1
La plate-forme CompactRIO allie un contrleur temps rel, un
chssis reconfigurable et des modules d'E/S. Accompagn d'un
processeur industriel de Freescale qui fonctionne en rseau ou en
mode autonome, le contrleur temps rel offre une entre
d'alimentation DC, un ou plusieurs ports pour la mise en rseau, des
serveurs Web intgrs, un port srie pour la connexion aux
priphriques, un port USB et une mmoire de stockage non volatile
destine l'enregistrement de donnes. Le chssis reconfigurable intgre
un FPGA (Field-Programmable Gate Array) embarqu de Xilinx, qui est
programmable pour l'implmentation d'un cadencement, d'un
dclenchement, d'un traitement de signaux et d'un contrle
personnaliss des modules d'E/S connects au chssis. Il existe un
large ventail de modules d'E/S NI de la Srie C, comme des entres
pour jauges de contraintes et pour acclromtres, des E/S analogiques
jusqu' 300 V avec des dbits de donnes basse et haute vitesse, des
E/S numriques industrielles 12, 24 et 48 V, des E/S numriques TTL/5
V, des compteurs/timers, une gnration d'impulsions, un contrle de
moteurs, des communications CAN et des relais haute
tension/intensit.
Figure2 : Chssis (possibilit de branchement de 4 modules dentres
sorties)
2
Figure3 : Contrleur temps rel
Figure4 : Contrleur temps rel mont sur chssis
3
Figure 5: Systme complet (chssis +contrleur+ module E/S).
Le CompactRIO offre deux configurations principales. La gamme
haute performances (systmes modulaires CompactRIO) est la version
la plus souple, la plus robuste et la plus performante de la
plate-forme CompactRIO. Ces systmes modulaires allient un contrleur
trs performant un fond de panier que l'utilisateur peut mettre jour
et qui inclut les FPGA les plus puissants et les plus grands
disponibles chez NI. La gamme conomique (systmes CompactRIO intgrs)
voit ses cots optimiss en alliant le contrleur temps rel CompactRIO
et un fond de panier 8 emplacements dans un seul chssis. Ces
systmes sont dots d'un ensemble de fonctionnalits infrieures celles
des systmes modulaires CompactRIO.
LabVIEW est un environnement de dveloppement graphique qui offre
une souplesse et une facilit d'utilisation aux applications
industrielles et embarques exigeantes. Le Module LabVIEW Real-Time
peut tre utilis pour crer un programme qui s'excute sur le
contrleur temps rel de CompactRIO de manire fiable. Faites votre
choix parmi plus de 600 fonctions LabVIEW intgres, dont des
fonctions d'accs direct aux modules d'E/S, pour btir votre
application temps rel de contrle, d'analyse, d'enregistrement de
donnes et de communication. Le code C/C++ existant peut galement
tre intgr au code LabVIEW Real-Time. Pour les applications qui
ncessitent un cadencement et un4
traitement de signaux personnaliss, le Module LabVIEW FPGA peut
tre utilis pour programmer et pour personnaliser le FPGA situ dans
le chssis CompactRIO. Dveloppez les applications LabVIEW Real-Time
ou LabVIEW FPGA sur un ordinateur hte grce la programmation
graphique et tlchargez-les sur CompactRIO, pour une excution en
mode autonome ou en rseau sur d'autres systmes. LabVIEW peut
galement tre utilis pour construire rapidement une IHM (Interface
Homme Machine) ou une interface utilisateur pour le systme
CompactRIO qui puisse s'excuter sur un PC en rseau ou sur un cran
tactile embarqu. 1-labview real- time : Le Module LabVIEW 8.6
Real-Time introduit de nouvelles caractristiques trs puissantes
pour programmer le matriel CompactRIO, qui rduisent le temps de
dveloppement et la complexit inhrente tout en offrant des outils
pour contrler et maintenir des applications CompactRIO. Un
CompactRIO est un contrleur dautomatismes programmable (PAC)
performant qui se distingue par un FPGA (Field-programmable gate
array) au cur de son architecture. Au niveau le plus lev, un FPGA
est un circuit en silicium reprogrammable. Les FPGA offrent les
performances et la fiabilit dun matriel personnalis tout en
maintenant la flexibilit dun systme dfini par logiciel.
Habituellement, l'usage des FPGA est rserv aux ingnieurs spcialiss
en conception de matriel qui sont experts en VHDL et en d'autres
langages de description de matriel ; pourtant, LabVIEW vous permet,
lui, de profiter des FPGA sans avoir tout ce savoir-faire. LabVIEW
est un langage de programmation graphique intuitif et puissant dot
de centaines de fonctions intgres de contrle, danalyse, de
communication et denregistrement. Un systme CompactRIO est
entirement programmable avec LabVIEW, dont le FPGA, le processeur
temps rel, et linterface homme-machine (IHM). Grce au Scan Mode
(mode de balayage) dun CompactRIO, nouveaut propose dans le Module
LabVIEW 8.6 Real-Time, vous avez le choix daccder chaque module
dE/S directement dans LabVIEW Real-Time et des applications htes
sans aucune programmation FPGA ou dans LabVIEW FPGA pour gagner en
souplesse et en performances. Vous pouvez aussi utiliser de
nouveaux panneaux de test et la fonctionnalit qui permet de forcer
les valeurs des E/S pour gagner du temps, effectuer une mise au
point avance et contrler les performances du systme.
5
Figure6. Le Scan Mode de CompactRIO garantit laccs aux E/S
directement dans LabVIEW Real-Time et aux VIs htes sans
programmation ni compilation FPGA. Les E/S CompactRIO sont
habituellement accessibles en programmant le FPGA puis, dans
LabVIEW Real-Time, en utilisant les VIs d'interfaces LabVIEW FPGA.
Le Scan Mode dun CompactRIO dtecte automatiquement vos modules
d'E/S quil ajoute ensuite au Projet LabVIEW. Vous pouvez ensuite
glisser-dposer les variables dE/S dans vos diagrammes LabVIEW
Real-Time et les Vis htes, puis instantanment lire et crire les
donnes d'E/S calibres et mises l'chelle, sans aucune programmation
ni compilation FPGA (voir Figure n7).
Figure n7. Accdez aux E/S directement dans LabVIEW Real-Time en
glissant-dposant les variables d'E/S vers votre diagramme. Un
nouveau composant de LabVIEW Real-Time appel NI Scan Engine (moteur
de balayage) met jour les valeurs des variables dE/S la vitesse que
vous indiquez (jusqu' 1 kHz). Tous les balayages des voies sont
cadencs de faon matrielle avec une synchronisation module module.
Vous pouvez configurer le moteur de balayage depuis le Projet
LabVIEW ou par programmation avec une bibliothque incluse de VIs.
Le moteur de balayage offre aussi une source de synchronisation aux
boucles cadences, de sorte6
que vous pouvez synchroniser le code avec des mises jour dE/S
pour des applications de contrle faible jitter. Vous pouvez crer
des alias de variables dE/S afin doffrir une couche supplmentaire
dabstraction depuis la voie physique dE/S. En outre, la mise
lchelle linaire existe sur les alias et les variables dE/S. Le Scan
Mode du CompactRIO ajoute une fonctionnalit de compteur, dencodeur
en quadrature et de modulation largeur dimpulsion (PWM), tout
module numrique existant huit voies de la Srie C de NI sans aucune
programmation. Vous configurez ces fonctions numriques spcialises
depuis le Projet LabVIEW, mais elles sexcutent sur le FPGA pour
garantir prcision et vitesse Dsormais, sans compilation, vous
pouvez effectuer des comptages de fronts jusqu 1 MHz, des mesures
de largeur dimpulsion et de frquences, du dcodage de quadrature et
du contrle PWM. 2-Configuration, mise au point et contrle facilits
Le NI Distributed System Manager (Gestionnaire de systme distribu),
autre nouveaut de LabVIEW 8.6, reprsente un logiciel central pour
contrler les systmes sur le rseau et grer les donnes publies. Ce
nouveau gestionnaire de systme offre des panneaux de test pour les
modules CompactRIO en utilisant le Scan Mode de CompactRIO. Ds que
votre systme existe sur le rseau, vous avez accs aux valeurs dE/S
temps rel et aux valeurs historiques, de sorte que vous pouvez
rapidement vrifier vos connexions et l'intgrit des signaux. Hormis
les panneaux de test, le gestionnaire de systme offre aussi une
visibilit quant lusage de la mmoire et la charge du processeur pour
les contrleurs CompactRIO.
7
Figure n8. Le nouveau gestionnaire de systme distribu de NI vous
aide gagner du temps en ajoutant des panneaux de tests dans un
systme CompactRIO. En permettant de forcer les E/S, loutil de mise
au point Scan Mode de CompactRIO permet doutrepasser la valeur
d'une variable d'E/S sans interrompre ni changer votre application
temps rel. Vous pouvez forcer les entres pour tester la rponse de
votre application sans aucun stimulus physique, ou forcer les
sorties pour outrepasser les valeurs de sortie du programme. Vous
utilisez, pour cela, le gestionnaire de systme ou les nouveaux VIs
qui forcent les E/S. 3-LabVIEW FPGA et le Mode Scan dun CompactRIO
: Grce au Module LabVIEW Real-Time 8.6, vous pouvez accder chaque
module soit avec le Scan Mode dun CompactRIO soit avec LabVIEW
FPGA. En utilisant LabVIEW FPGA, vous pouvez mettre en uvre un
dclenchement personnalis, une analyse base matriel, un traitement
du signal, ou une acquisition analogique haute vitesse. Pour
utiliser les modules dE/S dans le mode LabVIEW FPGA, il vous suffit
de glisser le module vers la cible FPGA dans le Projet LabVIEW, en
le retirant du Scan Mode. Ensuite, utilisez
8
LabVIEW FPGA pour programmer les modules et utilisez les
variables dE/S pour lire et crire les E/S sur les modules restants
(voir Figure n8).
Figure n9. Ce VI accde aux E/S avec le Scan Mode dun CompactRIO
tout en calculant la transforme de Fourier rapide dune entre
dacclration avec LabVIEW FPGA. Le Scan Mode dun CompactRIO
sarticule autour de deux technologies : le NI Scan Engine et la RIO
Scan. La RIO Scan Interface est un ensemble de proprits
intellectuelles (PI) FPGA dveloppes par National Instruments qui
est tlcharg sur le CompactRIO FPGA et est responsable de la
dtection, de la synchronisation, du cadencement et de la
communication des E/S. La RIO Scan Interface excute une boucle de
balayage cadence de faon matrielle, qui met jour les valeurs dE/S
physiques. Deux voies DMA servent transporter les donnes d'E/S
entre le FPGA et le systme dexploitation temps rel (RTOS). La
fonctionnalit numrique prconstruite est aussi un composant de la
RIO Scan Interface. Le NI Scan Engine est un nouveau composant de
LabVIEW Real-Time qui fonctionne une priorit au-del du temps
critique ou entre le temps critique et les structures cadences, et
que vous pouvez configurer. Chaque fois que la RIO Scan Interface a
fini le tout dernier balayage d'E/S, LabVIEW ajoute les variables
d'E/S dans une zone mmoire du scan engine, et met jour les valeurs
de toutes les variables d'E/S simultanment. Cependant, vous pouvez
configurer chaque nud de variable d'E/S pour utiliser soit l'accs
par balayage soit l'accs direct. Par dfaut, LabVIEW configure
les9
nuds des variables dE/S pour utiliser les E/S par balayage, qui
utilise la zone mmoire du scan engine pour effectuer des lectures
et critures d'E/S non bloquantes (voir Figure n10). Laccs direct
aux E/S contourne la zone mmoire du scan engine et communique
directement avec le driver de priphrique d'E/S pour effectuer des
lectures et critures d'E/S bloquantes (voir Figure n10). Le NI Scan
Engine publie aussi les variables dE/S sur le rseau, les rendant
ainsi accessibles pour la lecture et lcriture dans les applications
htes, les panneaux de test et le forage des valeurs des E/S. Le
scan engine et non pas le moteur de variables partages de LabVIEW,
traite la publication sur le rseau des variables dE/S, que vous
pouvez dsactiver depuis la page des proprits de variables dE/S.
Lorsque vous utilisez LabVIEW FPGA avec le Scan Mode du CompactRIO
(certains modules utilisent le Scan Mode de CompactRIO et dautres
le mode LabVIEW FPGA), la RIO Scan Interface et le VI FPGA sont
compils en un flux de bits unique et dploys sur le FPGA. Vous
accdez aux modules dE/S dans le mode LabVIEW FPGA avec les VIs
dinterface FPGA dans LabVIEW Real-Time et aux modules dE/S en scan
mode en utilisant les variables dE/S. Si vous retirez tous les
modules du scan mode, alors la RIO Scan Interface nest pas compile
dans le flux de bits. Lespace consomm par la RIO Scan Interface,
sur le FPGA, est en rapport avec le nombre de modules utilisant le
scan mode.
Figure n10. Le Scan Mode du CompactRIO
10
4- quel moment utiliser le Scan Mode du CompactRIO ? Le Scan
Mode du CompactRIO est conu pour des applications qui ncessitent
des mises jour d'E/S synchronises des vitesses pouvant atteindre 1
kHz. Vous pouvez utiliser la fonctionnalit numrique prconstruite
fournie par le scan mode afin de convertir tout module d'E/S
numriques huit voies existant en un PWM, compteur ou module
d'encodeur en quadrature avanc. Avec la fonctionnalit de panneau de
test et le fait de forcer les E/S du gestionnaire de systme, vous
pouvez aussi utiliser le scan mode pour une premire configuration,
le contrle des performances du systme et la gestion des pannes
avance. Pour les applications aux exigences hautes performances,
comme lacquisition analogique prs de 1 MHz, les boucles de contrle
PID haute vitesse suprieures 1 kHz, l'analyse matrielle
personnalise et le traitement de signaux, ou les modules d'E/S non
supports par le scan mode, utilisez le Module LabVIEW FPGA en
conjonction avec le scan mode. Vous pouvez aussi basculer un
traitement sur le contrleur temps rel avec le Module LabVIEW FPGA.
Le Scan Mode est support par les contrleurs qui fonctionnent sur le
RTOS Vxworks avec au moins 2 millions de portes FPGA cause des
exigences du RIO Scan Interface (RSI) FPGA en termes d'espace. Les
contrleurs supports sont les NI 9012, NI 9014, NI 9073 et NI 9074.
Les fonds de panier supports incluent les NI 9103, NI 9104, NI 9073
et NI 9074. On note quelques inconvnients au niveau des
performances utiliser le Scan Mode dun CompactRIO. Par exemple, la
fonctionnalit numrique prconstruite supporte des compteurs jusqu' 1
MHz compars aux compteurs 20 MHz avec LabVIEW FPGA. Le scan engine
utilise des ressources systme, qui incluent un espace FPGA, deux
voies DMA, de la mmoire, et une certaine quantit de temps CPU qui
est en rapport avec la vitesse de numrisation. Lespace occup par le
RIO Scan Interface, sur le FPGA, est en rapport avec le nombre de
modules en utilisant le scan mode.
11
Dans Cette partie, je vais vous donner un aperu sur les
logiciels et matriels utiliss pour configurer et programmer le
compactRio. Les logiciels suivants sont requis pour cette partie
:
NI LabVIEW2010 or later NI LabVIEW Real-Time 2010 Module NI
LabVIEW FPGA 2010 or later Module NI-RIO 3.2 or later
Le matriel suivant est requis pour cette partie.
Alimentation pour le contrleur connexion Ethernet et le cble
module dentre analogique (AI): NI 9201, NI 9205, NI 9206, NI 921 ou
NI 9221 module de sortie analogique (AO): NI 9263, NI 9264, NI 9269
ou module dentre numrique (DI): module NI 9401, NI 9411, NI 9421,
NI 94 ou module de sortie numrique (DO): module NI 9401, NI 9472,
NI 9474 ou
Pour le Mode d'interface scan de CompactRIO et le chssis qui
comporte lInterface RIO scan
Contrleur
- CRIO-9073 ou cRIO-9074 intgr contrleur temps rel et de chssis
ou - CRIO-9012, cRIO-9014, cRIO-9022, ou cRIO-9024 Contrleur temps
rel embarqu Intelligent, et cRIO-9103, cRIO-9104, ou cRIO-911x
Chssis embarqu reconfigurable Pour le mode dInterface FPGA
contrleur CompactRIO et le chssis.
12
Dans cette partie, on va crer des VIs qui peuvent tre utiliss
dans le contrle et dans des applications industrielles o vous avez
besoin de mesurer une entre et produire une sortie. L'entre et la
sortie peuvent tre analogiques ou numriques. Vous allez configurer
le module DO pour la modulation de largeur d'impulsion et le module
DI pour la mesure de priode. Vous allez configurer le module AI
pour recevoir une tension d'entre partir du moduleAO. Cette partie
montre aussi comment crer des VIs utilisant deux modes de
programmation, le mode dInterface Scan et le mode d'interface
FPGA.
Configuration du matriel :Suivez les tapes suivantes pour
configurer le matriel pour l'application de cette partie. 1.
Installez le contrleur sur le chssis, si vous n'utilisez pas un
systme intgr compos de contrleur et de chssis.. 2. Installez le
module DO dans l'emplacement 1 du chssis, le module DI dans
l'emplacement 2, le module AO dans l'emplacement 3, et le module AI
dans 'emplacement 4. 3. Cblez les modules comme suit. a. Connectez
DO0 du module DO DI0 du module de DI. b. Connectez une alimentation
externe au module DO si elle ncessite une. c. Connectez AO0 du
module AO AI0 du module AI. 4. Connectez le contrleur une
alimentation et un rseau Ethernet sur mme sousrseau que
l'ordinateur de dveloppement. Reportez-vous aux instructions
d'utilisation du contrleur pour des informations sur le cblage du
contrleur pour l'alimentation lectrique et le rseau Ethernet.
Installation du logiciel et configuration du contrleur :Suivez
les tapes suivantes pour configurer le contrleur et installez les
logiciels. 1. Lancement Measurement & Automation Explorer (MAX)
sur lordinateur de dveloppement. 2. Slectionnez le contrleur sous
Systmes dports dans la configuration volet. Si vous ne voyez pas le
contrleur, vous devrez peut-tre dsactiver le pare-feu sur
l'ordinateur de dveloppement.
3. Vrifiez que le numro de srie dans la section Identification
correspond au numro de srie sur l'appareil. 4. Si vous ne voulez
pas formater le disque du contrleur, liminant tous les logiciels
installs et les fichiers, la puissance du contrleur et passez
l'tape 9. 5. Rglez le commutateur de Mode sans chec du contrleur
sur la position On. 6. Si lalimentation du contrleur est dj allume,
appuyez sur le bouton Reset du contrleur pour le redmarrer. 7.
Cliquez-droit sur le contrleur sous Systmes dports dans les Volet
de configuration et slectionnez Formater le disque. Cliquez sur Oui
dans la bote de dialogue qui apparat.13
8. Lorsque MAX termine le formatage du disque, placez le mode
sans chec du commutateur la position Off et appuyez sur le bouton
Reset du contrleur pour redmarrez-le. 9. Slectionnez le bouton
radio Obtenir une adresse IP automatique pour attribuer une adresse
IP ou slectionnez le bouton radio Utiliser l'adresse IP suivant
pour spcifier une adresse IP statique dans la section Paramtres IP.
10. Tapez un nom descriptif pour le systme dans le champ Nom. 11.
Cliquez sur Appliquer au-dessus de l'onglet Paramtres du rseau et
laisser MAX redmarre le systme. 12. Lorsque le nom du nouveau
systme se prsente sous des systmes dports, dveloppez l'lment
contrleur dans l'arborescence, cliquez-droit sur logiciel, puis
slectionnez Ajouter / Supprimer des logiciels. 13. Si le contrleur
que vous utilisez supporte le mode dinterface de programmation
SCAN, slectionnez un ensemble logiciel recommand qui inclut le
support de NI Scan Engine (moteur de balayage) et l'installer sur
le contrleur. Si le contrleur ne supporte pas le mode d'interface
SCAN, slectionner un ensemble de logiciels standard recommand et
l'installer sur le contrleur.. 14. Aprs MAX termine l'installation
de logiciels du contrleur, fermer MAX.
Slection du mode de programmation pour votre applicationMode
d'interface SCAN vous permet d'utiliser les modules de la Srie C
directement partir de LabVIEW Real-Time. Les Modules que vous
utilisez en mode SCAN apparaissent directement sous l'lment du
chssis de la fentre Explorateur de projets et de canaux d'E / S
apparaissent comme des variables E / S sous les modules. Pour
utiliser des variables d'E / S, vous faites glisser et dposez-les
vers LabVIEW Real-Time VIs. En mode d'interface SCAN, vous n'avez
pas besoin de faire aucun dveloppement de LabVIEW FPGA ou de la
communication entre le FPGA et le programme hte VIs. Vous n'avez
pas galement besoin d'attendre des VIs d'tre compil pour le FPGA
avant de dployer et de les faire fonctionner. Dans le mode
d'Interface SCAN le programme labview programme LabVIEW FPGA sur la
cible CompactRIO pour travailler avec les variables. La figure
suivante prsente la fentre Explorateur de projet avec une entre
numrique et d'autres modules ajouts en mode d'interface SCAN.
14
Figure 11. La fentre Explorateur de projets avec des modules en
mode interface SCAN
Le mode d'interface LabVIEW FPGA vous permet d'utiliser des
modules de la Srie C partir de VIs de LabVIEW FPGA. Les Modules que
vous utilisez en mode d'interface de LabVIEW FPGA apparaissent
directement sous l'lment cible FPGA dans la fentre Explorateur de
projets et de canaux d'E / S apparaissent comme E / S de FPGA sous
la cible FPGA. Pour accder aux canaux E / S, vous pouvez configure
les nuds FPGA d'E / S dans FPGA VIs. Dans le mode d'Interface
LabVIEW FPGA vous pouvez utiliser la programmation LabVIEW FPGA
pour ajouter plus de flexibilit, la personnalisation vos
applications. Pour utiliser le systme CompactRIO en mode LabVIEW
FPGA , vous devez soit avoir le module FPGA install sur
l'ordinateur hte, ou d'avoir accs un bitfile compil que vous pouvez
tlcharger sur le FPGA. Dans les deux cas, vous utilisez la fonction
Open FPGA VI de rfrence dans un VI hte pour accder au VI FPGA ou
bitfile. La figure suivante montre la fentre Explorateur de projets
avec le mme module ajout en mode d'interface FPGA.15
Figure 12. Project Explorer Window with Modules in FPGA
Interface Mode
Cration d'un projet en mode dinterface SCAN :Utilisez un projet
LabVIEW pour grer les VIs, les cibles et les modules E / S sur
lordinateur de dveloppement. Suivez les tapes suivantes pour crer
un projet. 1. Lancez LabVIEW. 2. Cliquez sur le lien Projet vide
dans la fentre de dmarrage pour afficher la fentre Explorateur de
projet. Vous pouvez galement slectionner Fichier Nouveau projet
pour afficher la fentre Explorateur de projets. 3. Slectionnez Aide
et s'assurer que l'aide contextuelle Afficher est coche. 4.
Cliquez-droit sur l'lment de projet de niveau suprieur dans la
fentre Explorateur de projets et slectionnez Nouveau Cibles et
priphriques dans le menu contextuel pour afficher le, Ajouter des
cibles et la bote de dialogue Priphriques. 5. Assurez-vous que la
cible existe ou le bouton radio de priphrique est slectionn. 6.
Dvelopper Real-Time CompactRIO. . 7. Slectionnez le contrleur
CompactRIO pour l'ajouter au projet et cliquez sur OK. 8. Si
LabVIEW FPGA est dj install, la bote Slectionnez le mode de
programmation apparat. Slectionnez Interface SCAN pour mettre le
systme en mode SCAN16
9. Cliquez sur Continuer. LabVIEW ajoute le contrleur, le chssis
et tous les des modules pour le projet. 10. Cliquez Dcouvrez dans
Dcouvrez modules de la Srie C? bote de dialogue si elle apparat. La
fentre Explorateur de projets devrait ressembler la figure 11. 11.
Slectionnez Fichier Enregistrer le projet et de sauvegarder le
projet en tant Tutorial.lvproj.
Crer dun VI en mode interface scan :Dans cette section, vous
allez crer un VI qui utilise les variables d'E / S pour les modules
que vous avez ajouts au projet. Une variable d'E / S est une
variable partage lie au canal E / S physiques .LabVIEW cre des
variables d'E / S pour les canaux d'E / S des modules que vous
ajoutez un systme en mode d'interface SCAN.
La configuration de la boucle cadence :Une boucle cadence
synchronise avec le moteur scan vous permet de lire et Ecrire des
ensembles cohrents de donnes dtermin avec prcision en utilisant des
variables E / S multiples Suivez les tapes suivantes pour
configurer la boucle cadence. 1. Cliquez-droit sur l'lment
contrleur dans la fentre Explorateur de projets et slectionnez
Nouveau VI partir du menu contextuel pour ouvrir un VI vide. 2.
Placez une boucle cadence sur le diagramme du VI. 3. Double-cliquez
sur le nud d'entre de la boucle cadence pour ouvrir la bote de
dialogue de la boucle cadence dj configur 4. Sous source de
synchronisation en boucle, pour le type de source, slectionnez
Synchroniser au moteur de balayage.5. Sous Attributs de
temporisation de boucle, dfinissez la priode de 5 scans. La bote de
dialogue de la boucle cadence configur devrait ressembler la figure
suivante
17
6. Cliquez sur OK. 7. Sur le diagramme, cliquez-droit sur le
terminal conditionnel la bas droite de la boucle cadence et
slectionnez Crer un contrle de la menu contextuel.
Configuration du module DO pour la modulation de largeur :La
modulation de largeur varie le cycle de travail d'une tension de
sortie numrique pour produire une gamme de signaux analogiques pour
des applications de contrle. Vous pouvez utiliser la modulation de
largeur d'impulsion pour fournir un contrle analogique pour les
appareils numriques tels que des moteurs CC, chaufferettes, et des
lumires. Suivez les tapes suivantes pour configurer le module DO
pour la modulation de largeur. 1. Cliquez-droit sur le module DO
dans la fentre Explorateur de projets et slectionnez Proprits dans
le menu contextuel pour afficher la bote de dialogue Proprits du
module Srie C . 2. Slectionnez Configuration numriques spcialises
dans la liste Catgorie. 3. Slectionnez la modulation de largeur
pour le mode de spcialit. 4. Sous canaux, assurez-vous que PWM0 est
en surbrillance. 5. Slectionnez 50 Hz (20 000 ms) pour la frquence
(priode), la bote de dialogue les Proprits du module Srie C devrait
ressembler la figure suivante.
18
Figure 14. Configuration du module DO pour la modulation de
largeur
6. Cliquez sur OK. 7. Dveloppez l'lment module de DO dans la
fentre Explorateur de projets pour voir les articles des variables
E / S pour les voies du module. Notez que LabVIEW a chang toutes
les variables de DO E / S des variables. PWM E / S
Ajout de la modulation de largeur au VI :Suivez les tapes
suivantes pour ajouter la modulation de largeur au VI. 1. Glissez
et dposez le variable PWM0 E / S partir du fentre Explorateur de
projets l'intrieur de la boucle cadence sur le diagramme du VI. 2.
Sur le diagramme, cliquez-droit sur l'entre de PWM0 de la variable
PWM0 E / S et slectionner Crer Contrle dans le menu contextuel pour
crer un contrle sur le panneau avant. 3. Sur le panneau avant, clic
droit sur le contrle PWM0 et slectionnez Proprits dans le menu
contextuel afin d'afficher la bote de dialogue proprits numriques.
4. Sous l'tiquette, changer le nom du contrle partir de la variable
PWM0 au Cycle d'utilisation PWM. 5. Slectionnez l'onglet saisie de
donnes et dcochez la case Utilisez par dfaut Les limites. 6. Dans
le champ Minimum, entrez 0 pour la valeur et slectionner Crer
Contraindre dans la rponse la valeur hors des limites du menu
droulant. 7. Dans le champ Maximum, entrez 100 pour la valeur et
slectionner Contraindre dans la19
rponse la valeur hors des limites du menu droulant. La bote de
dialogue Proprits numriques devrait ressembler la figure
suivante.
Figure 5. Configuration du cycle de travail PWM
8. Cliquez sur OK. 9. Enregistrez le VI sous Tutorial.vi.
Configuration du module DI pour la mesure de priode :
De nombreuses applications industrielles utilisent la frquence
de sortie des capteurs, tels que les capteurs, les capteurs de
couple, les minuteries et les actionneurs de moteur. Dans cette
application, le module DO produise un signal relativement de basse
frquence. Avec le module DI en mode d'interface SCAN, vous pouvez
obtenir des mesures plus prcises des basses frquences en utilisant
la mesure de priode et de calculer la frquence comme l'inverse de
la priode. Suivez les tapes suivantes pour configurer le module DI
pour la mesure de priode. 1. Cliquez-droit sur le module DI dans la
fentre Explorateur de projets et slectionnez Proprits dans le menu
contextuel pour afficher la bote de dialogue Proprits du module
Srie C . 2. Slectionnez Configuration numriques spcialises dans la
liste Catgorie.20
3. Slectionnez comptage pour le mode spcialit. 4. Sous canaux,
assurez-vous que CTR0 est en surbrillance. 5. Slectionnez mesure de
priode pour le mode de mesure. La boite de dialogue Proprits du
Module C Sries devrait ressembler la figure suivante.
Figure 15. Configuration du module DI pour la mesure de
priode
6. Cliquez sur OK. 7. Dveloppez l'lment module DI dans la fentre
Explorateur de projets pour voir Les variables E / S pour les voies
du module. Notez que LabVIEW a chang toutes les variables E /S des
variables CTR E/S .
Ajout d'un compteur de mesure de priode VI :Suivez les tapes
suivantes pour ajouter un compteur de mesure de priode un VI et
l'utiliser pour surveiller la frquence du signal d'entre numrique.
1. Glissez et dposez la variable CTR0 E/S partir de la fentre
Explorateur de projet l'intrieur de la boucle cadence sur le
diagramme du VI. Placez-le droite de la variable PWM0 E/S 2. Sur le
diagramme, cliquez-droit sur la sortie CTR0 de la variable CTR0 E/S
et slectionnez palette numrique rciproque pour crer une fonction
numrique qui convertit la priode la frquence. Dposer la fonction
sur le diagramme et cblez la sortie CTR0 elle. 3. Sur le diagramme,
cliquez-droit sur la sortie de la fonction rciproque et slectionnez
Crer Indicateur dans le menu contextuel pour crer un indicateur sur
le panneau avant. 4. Renommez le 1 /x indicateur de Frquence
.21
5. Cblez le terminal de l'erreur de sortie de la variable PWM0
E/S l'erreur dans le terminal de la variable.CTR0 6. Placez une
erreur de fusion VI sur le diagramme droite de la variable CTR0 7.
Cblez le terminal de l'erreur de sortie de CTR0 E/S variable pour
l'un des terminaux de lerreur dans de la VI erreurs de fusion. 8.
Enregistrez le VI.
Ajout dAO et dAI au VI :Pour ce tutoriel, vous avez cbl un canal
AO un canal AI afin que vous puissiez apprendre utiliser le
CompactRIO avec LabVIEW. Dans les applications du monde rel, le
canal AO pourrait envoyer une tension un appareil dans un processus
physique et le canal AI pourrait recevoir d'entre partir de ce
dispositif ou d'un autre appareil. Si vous avez des priphriques que
vous voulez les connecter des modules analogiques et contrler ou de
surveiller, vous pouvez procder en utilisant cette partie comme
point de dpart. Suivez les tapes suivantes pour ajouter AO et AI au
VI. 1. Dveloppez l'lment Module AO dans la fentre Explorateur de
projets pour voir des variables E / S pour les voies du module. 2.
Glissez et dposez le AO0 E/S partir de la fentre Explorateur de
projet l'intrieur de la boucle cadence sur le diagramme du VI,
au-dessus ou en dessous de la variable PWM E / S 3. Dveloppez
l'lment du module AI dans la fentre Explorateur de projets pour
voir les variables E / S pour les voies du module. 4. Glissez et
dposez AI0 partir de la fentre Exploratrice de projet l'intrieur de
la boucle cadence sur le diagramme du VI. Placez-le droite de la
variable AO0 E/S 5. Cliquez-droit sur l'entre de la variable.AO0
E/S et slectionnez Crer Contrle dans le menu contextuel pour crer
un contrle sur le panneau avant. 6. Cliquez-droit sur la sortie AI0
de la variable AI0 E/S et slectionnez Crer Indicateur dans le menu
contextuel pour crer un indicateur sur le panneau avant. 7. Cblez
le terminal de l'erreur de sortie de la variable.AO0 E/S l'erreur
dans le terminal de la variable.AI0 E/S 8. Cblez le terminal de
l'erreur de sortie de la variable AI0 E/S pour l'un des terminaux
derreur dentre dans de la VI derreurs de fusion. 9. Faites un clic
droit sur la terminale derreur de fusion du VI et slectionnez Crer
Indicateur dans le menu contextuel pour crer un indicateur sur le
panneau avant. 10. Cliquez sur le bouton Nettoyer le diagramme sur
la barre d'outils. Le diagramme devrait ressembler la figure
suivante.
22
Figure 16. Schma de principe Tutorial.vi 11. Enregistrez le VI.
12. Enregistrez le projet.
Option: Modification de l'application d'interface scan en
utilisant l'interface FPGACertaines applications ncessitent que les
paramtres de mesure doit s'adapter l'volution des caractristiques
des signaux mesurs. Par exemple, considrons un exemple dont les
signaux changent trs lentement l'exception des soudaines impulsions
dune activit de grande vitesse. Afin de rduire la quantit de donnes
enregistres, lapplication doit reconnatre rapidement la ncessit dun
taux plus lev d'chantillonnage, et de rduire le taux quand
l'clatement de l'activit est termine. En mesurant et en analysant
certains aspects des signaux, l'application peut s'adapter aux
circonstances changeantes et de rpondre de faon approprie. Bien que
ce n'est qu'un exemple, il y a de nombreuses applications qui
requirent de l'intelligence, la capacit prendre des dcisions bases
sur les conditions et diverses adaptabilits. la programmation
LabVIEW FPGA peut fournir des renseignements et d'adaptabilit en
ajoutant l'analyse algorithmes aux applications. L'entre analogique
dans le projet consiste maintenant seulement d'un seul point de
donnes. Dans votre application, vous pouvez acqurir et analyser les
donnes de forme d'onde la place. Par exemple, si une condition
d'alarme survient, vous pouvez contrler un processus physique de
faon plus dtaille ou observer des changements dans les donnes sur
une priode de temps. Afin de faire acquisition d'un signal des
donnes d'entres analogique, vous devez utiliser LabVIEW FPGA.
Mettre le chssis et le module AI dans le mode d'interface
FPGAAfin de programmer le module AI , vous devez mettre le chssis
et le module AI dans le mode d'interface LabVIEW FPGA Vous pouvez
toujours utiliser les autres modules dans le mode d'interface Scan.
Suivez les tapes suivantes pour mettre le chssis et le module AI
dans le Mode d'interface. FPGA23
1. Cliquez-droit sur l'lment du chssis de la fentre Explorateur
de projets et slectionnez Nouveau cible FPGA partir du menu
contextuel pour afficher la bote de dialogue Dployer les rglages du
chssis CompactRIO?. 2. Cliquez sur Dployer maintenant. 3. Dans la
fentre Explorateur de projets, glisser et dposer l'lment du module
sur l'lment cible FPGA.
Cration et configuration du FIFO DMAUne FIFO est un tampon de
mmoire premier entr, premier sorti .Un DMA (Direct Memory Access)
FIFO permet FPGA VI de transfrer des donnes directement un hte VI.
Suivez les tapes suivantes pour crer et configurer une FIFO DMA. 1.
Cliquez-droit sur l'lment cible FPGA dans la fentre Explorateur de
projets et slectionnez Nouveau FIFO pour afficher la bote de
dialogue Proprits FIFO. 2. Pour le Type, slectionnez la cible d'hte
- DMA. 3. Pour le type de donnes, slectionnez FXP. 4. Pour la
longueur du mot, slectionnez 26 bits. 5. Pour la longueur des mots
entiers, slectionnez 5 bits. La bote de dialogue Proprits FIFO
devrait ressembler la figure suivante.
6. Cliquez sur OK.
24
Ajout d'exemple VIs au projetLe logiciel NI-RIO est install avec
des exemples Vis qui peut vous faire conomiser beaucoup de travail.
Suivez les tapes suivantes pour ajouter des exemples VIs au projet.
1. Dans la fentre Explorateur de projets, slectionnez Aide
Recherche d'exemples pour ouvrir le chercheur dexemples NI. 2.
Double-cliquez sur Outils et modules FPGA CompactRIO NI Scan Engine
Pour Commencer Utilisation de l'interface Scan avec linterface FBGA
.lvproj 3. Dans la nouvelle fentre Explorateur de projets qui
s'ouvre, dveloppez le lment cible RT de CompactRIO, puis l'lment du
chssis, puis le point cible FPGA 4. Utiliser -cliquer, glisser et
dposer en utilisant l'interface Scan avec l'interface FPGA (FPGA)
vi sur l'lment cible FPGA dans l'explorateur de projet -. Fentre
Tutorial.lvproj. 5. Utiliser -cliquer, glisser et dposer en
utilisant l'interface Scan avec l'interface FPGA (Getting Started)
.vi sur l'lment contrleur dans l'explorateur de projet -. Fentre
Tutorial.lvproj. La fentre Explorateur de projets devrait
ressembler la figure suivante.
Figure17. Explorateur de projets fentre avec VIs d'exemple
Ajout
25
6. Fermez l'explorateur de projet en utilisant lInterface SCAN
avec l'interface FPGA et le chercheur d'exemples NI..
Remplacement de la boucle cadence dans lexemple de l hte VI et
l'excution du VI :Le VI hte communique avec le VI FPGA. Vous pouvez
excuter le VI hte sur la cible temps rel (RT), comme un contrleur
CompactRIO, ou sur un PC Windows. Lexemple de L'hte VI contient une
boucle cadence que vous devez remplacer par la boucle cadence que
vous avez cr et configur prcdemment dans cette partie. Suivez les
tapes suivantes pour remplacer la boucle cadence. 1. ouvrez en
Utilisant l'interface Scan avec Interface FPGA (FPGA). Vi partir de
la fentre Explorateur de projet. Vrifiez qu'il n'y a pas de fils
casss sur le diagramme. 2. . ouvrez en Utilisant l'interface Scan
avec Interface FPGA (Getting Started). Vi partir de la fentre
Explorateur de projet. 3. Supprimer la boucle cadence et le
remplacer par la boucle cadence partir Tutorial.vi. 4. Recbler le
terminale d'erreur de sortie de Dbut lecture / criture de contrle
l'erreur dans le terminal de nud d'entre de la nouvelle boucle
cadence. 5. Dans la boucle cadence, supprimez les variables et les
indicateurs AI0 I / O, et supprimer les fils casss rsultant.
L'acquisition de donnes AI se fait dans le VI FPGA, et non pas dans
le VI hte. 6. Cliquez-droit sur la fonction Ouvrir la rfrence FBGA
VI et slectionnez Configurer ouvrir la rfrence VI FPGA. 7. Vrifiez
que la rfrence ouvrir FBGA VI est configur pour ouvrir la cible
FPGA en Utilisant l'interface Scan avec Interface FPGA (FPGA). Vi
et cliquez sur OK. 8. Enregistrez le VI. 9. Enregistrez le projet.
10. Dans la fentre Explorateur de projets, cliquez-droit sur
utilisation de lInterface SCAN avec Interface FPGA (FPGA). VI et
slectionnez Compiler dans le menu contextuel pour compiler le VI
FPGA. La compilation peut prendre de quelques minutes quelques
heures. 11. Lorsque le VI FPGA est compil, excutez ouvrez en
Utilisant l'interface Scan avec Interface FBGA (Getting Started).
VI. 12. Arrtez le VI.
26
Cration d'un projet dans lInterface de mode FPGA :Dans cette
section, vous allez crer un projet et des VIs similaires celles dj
crer dans la section cration d'un projet dans le Mode dinterface
SCAN, mais vous allez les crer dans le Mode dinterface LabVIEW
FPGA. Utilisez un projet LabVIEW pour grer les VIs, les cibles et
modules E / S sur lordinateur de dveloppement. Suivez les tapes
suivantes pour crer un projet en utilisant lAssistant de projet
LabVIEW FPGA 1. Lancez LabVIEW. 2. Sur la fentre Dmarrage, sous
cibles slectionnez Projet FPGA. 3. Cliquez sur OK. 4. Sur la page
Crer un nouveau Projet LabVIEW FPGA qui apparat, Slectionnez Systme
embarqu reconfigurable CompactRIO et cliquez sur Suivant. 5.
Assurez Dcouvrez systme existant est slectionn et cliquez sur
Suivant. 6. Slectionnez le contrleur que vous utilisez et cliquez
sur Suivant. 7. Dcochez Lancer Assistant FPGA une fois termin et
cliquez sur Terminer. LabVIEW ajoute le contrleur, le chssis, la
cible FPGA, et tous les modules pour le projet. La fentre
Explorateur de projets qui apparat doit ressembler la figure
suivante, si vous dveloppez les lments de projet.
27
8. Slectionnez Aide et s'assurer que l'aide contextuelle Affiche
est coche. 9. Slectionnez Fichier Enregistrer le projet et
sauvegarder le projet en tant Obtenir Started.lvproj.
Crer la boucle AI / AO dans le VI FPGA :Le VI FPGA est le VI que
vous tlchargez sur la cible FPGA, ce qui, dans cette application,
est le chssis CompactRIO. Vous utilisez le VI FPGA pour lire et
crire dans les canaux d'E / S des modules de la Srie C. Suivez les
tapes suivantes pour crer le VI FPGA et ajouter AI et AO elle. 1.
Cliquez-droit sur l'lment cible FPGA dans la fentre Explorateur de
projets et slectionnez Nouveau VI partir du menu contextuel pour
ouvrir un VI vide. 2. Placez une boucle While sur le diagramme du
VI. 3. Dans la fentre Explorateur de projets, dveloppez l'lment
dossier Mod4 4- Glissez et dposez l'lment Mod4/AI0 de la fentre
Explorateur de projets l'intrieur de la boucle While dans le
diagramme pour crer un Noeud FPGA d'E / S pour cet lment. 5. Sur le
diagramme, faites glisser vers le bas le bord infrieur de nud
l'Mod4/AI0 FPGA E / S pour ajouter un lment. 6. Cliquez sur le
nouvel lment et slectionnez Mod3 Mod3/AO0 partir du raccourci menu
pour associer l'lment avec l'lment Mod3/AO0. 7. Cliquez-droit sur
l'lment Mod3/AO0 et slectionnez Crer Contrle partir du menu
contextuel pour crer un contrle sur le panneau avant. 8.
Cliquez-droit sur l'lment Mod4/AI0 et slectionnez Crer Indicateur
partir du menu contextuel pour crer un indicateur sur le panneau
avant. 9. Cliquez-droit sur le FPGA I / O et slectionnez Afficher
terminaux d erreur dans le menu contextuel 10. Faites un clic droit
sur l'erreur de sortie de l'nud E / S FPGA et slectionnez Crer
indicateur dans le menu contextuel afin de crer un indicateur sur
le panneau avant. 11. Cliquez-droit sur le terminal conditionnel en
bas droite de la Boucle while et slectionnez Crer un contrle dans
le menu contextuel pour crer une commande d'arrt. 12. Renommez le
nouveau contrle Arrtez AI / AO 13. Cliquez sur le bouton Nettoyer
le diagramme sur la barre d'outils. Le schma bloc devrait
ressembler la figure suivante.
28
Figure 18. Schma de principe du VI FPGA avec AI et AO 14.
Enregistrer le nouveau VI Getting Started (FPGA). VI.
29
