ElectroniqueNumerique.pdf

Electronique Numrique par A. OUMNAD 1

A. Oumnad

2 Chapitre I: LE CIRCUIT RC EN REGIME TRANSITOIRE

Table des matires

Chapitre I: LE CIRCUIT RC EN REGIME TRANSITOIRE ................................................................. 5 I.1 Circuit RC Passe bas, rponse un chelon ............................................................................ 5 I.2 Circuit RC Passe bas, Rponse un rectangle ........................................................................ 5 I.3 Circuit RC Passe haut, rponse un chelon .......................................................................... 6 I.4 Circuit RC Passe haut, Rponse un rectangle ...................................................................... 7 I.5 Ampli-Op en mode de saturation ................................................................................................ 9

I.5.1 Comparateur seuil unique .................................................................................................. 9 I.5.2 Comparateur deux seuils : Trigger de Schmitt ......................................................... 10

I.6 Multivibrateur astable .................................................................................................................... 11 I.7 Montage monostable ....................................................................................................................... 12 I.8 Le Timer 555 ...................................................................................................................................... 13

I.8.1 Utilisation en ASTABLE ......................................................................................................... 14 I.8.2 Utilisation en monostable ..................................................................................................... 15

Chapitre II: COMPOSANTS EN COMMUTATION .............................................................................. 18 II.1 Caractristiques statiques d'un commutateur .................................................................... 18 II.2 Caractristiques dynamiques d'un commutateur .............................................................. 18 II.3 La diode en commutation ............................................................................................................. 19

II.3.1 Comportement dynamique dune diode ......................................................................... 20 II.4 Transistor bipolaire en commutation ..................................................................................... 20

II.4.1 Caractristiques dynamiques ............................................................................................. 23 II.4.2 Commande dynamique d'un transistor de commutation ....................................... 24 II.4.3 Application : Multivibrateur Astable ............................................................................... 25

II.5 Transistor MOS enrichissement ............................................................................................. 27 II.5.1 Convention dorientation des courants .......................................................................... 27 II.5.2 Blocage (canal n): VGS < VTH ................................................................................................. 28 II.5.3 Conduction (canal n) : VGS > VTH ........................................................................................ 28

Chapitre III: FAMILLES DES CIRCUITS LOGIQUES ........................................................................... 29 III.1 Notations (abrviations de termes anglo-amricains) ................................................ 29 III.2 Model fonctionnel simplifi d'une porte logique ............................................................ 30 III.3 Nomenclature commerciale des circuits ............................................................................ 30 III.4 Famille TTL (Transistor Transistor Logique) ................................................................. 33

III.4.1 Variantes de la famille TTL .............................................................................................. 33 III.4.2 Alimentation et temprature de fonctionnement : ................................................ 33 III.4.3 Srie TTL standard .............................................................................................................. 34 III.4.4 Niveaux logiques de la famille TTL Standard ........................................................... 35 III.4.5 Immunit au bruit : .............................................................................................................. 36 III.4.6 Courant d'entre Ii de la porte standard .................................................................... 36 III.4.7 Courant de sortie Io de la porte standard .................................................................. 37 III.4.8 Sortance (Fan out) ............................................................................................................... 37 III.4.9 Courant de court circuit .................................................................................................... 37 III.4.10 Courant d'alimentation et puissance consomme ................................................. 38 III.4.11 Temps de propagation ....................................................................................................... 38 III.4.12 Portes sortie collecteur ouvert (OC : Open Collector) ...................................... 38 III.4.13 Porte sortie 3 tats (tri-state) ..................................................................................... 39 III.4.14 Porte entre Trigger de Schmitt ................................................................................. 39 III.4.15 Variante TTL Schottky ou TTL-S .................................................................................... 40


III.4.16 Variante TTL Low Pwer Schottky ou TTL-LS ........................................................... 41 III.4.17 Variantes TTL avance AS et ALS .................................................................................. 41 III.4.18 Variante TTL-F ou TTL Fast ............................................................................................. 41 III.4.19 Performances typiques de la technologie bipolaire .............................................. 42 III.4.20 Caractristiques de sortie de quelque famille TTL ................................................ 42

III.5 Les Familles CMOS (Complementary MOS) ...................................................................... 43 III.5.1 Srie 4000 ................................................................................................................................ 43 III.5.2 Porte analogique ................................................................................................................... 45 III.5.3 Srie High speed CMOS : HC, HCT, AHC et AHCT .................................................... 48 III.5.4 Caractristiques typiques des technologies CMOS et HCMOS .......................... 48 III.5.5 La Technologie BiCMOS : BCT et ABT .......................................................................... 49 III.5.6 Familles Low voltage .......................................................................................................... 51 III.5.7 Positions compares des familles logiques ............................................................... 52

Chapitre IV: CIRCUITS COMBINATOIRES USUELS .......................................................................... 53 IV.1 Les multiplexeurs ......................................................................................................................... 53

IV.1.1 Choix d'une voie (entre) parmi N ............................................................................... 53 IV.1.2 Choix d'un mot parmi N ................................................................................................... 53 IV.1.3 Exemple de multiplexeur du commerce .................................................................... 55

IV.2 Les dmultiplexeurs .................................................................................................................... 55 IV.2.1 Dmultiplexeur 1 parmi 4 ................................................................................................ 55 IV.2.2 Les dcodeurs ........................................................................................................................ 56 IV.2.3 Exemple de dmultiplexeur du commerce ............................................................... 56

IV.3 Les comparateurs ......................................................................................................................... 57 IV.3.1 Comparateurs du commerce ........................................................................................... 57

IV.4 Les additionneurs ......................................................................................................................... 59 IV.4.1 Additionneurs propagation de la retenue .............................................................. 59 IV.4.2 Additionneur retenue anticipe. ................................................................................ 60 IV.4.3 Additionneurs du commerce ........................................................................................... 60

IV.5 Unit arithmtique et logique (ALU) ................................................................................... 61 IV.6 Dcodeurs BCD-7 segments ..................................................................................................... 61

IV.6.1 Pilotage des afficheurs ....................................................................................................... 63 IV.6.2 Pilotage des afficheurs Anode commune. .................................................................. 63 IV.6.3 Pilotage des afficheurs Cathode commune. .............................................................. 64 IV.6.4 Dcodeur BCD-7 segments du commerce ................................................................. 64

Chapitre V: CIRCUITS SEQUENTIELS USUELS ................................................................................. 66 V.1 Les Bascules ........................................................................................................................................ 66

V.1.1 La Bascule RS ............................................................................................................................. 66 V.1.2 La Bascule RSH .......................................................................................................................... 66 V.1.3 La Bascule JK et JKH ................................................................................................................ 66 V.1.4 La Bascule ragissant sur front dhorloge ..................................................................... 67 V.1.5 Bascule JK ragissant au front descendant ................................................................... 67 V.1.6 Exemple de dtecteur de Front .......................................................................................... 68 V.1.7 Bascule RS Matre Esclave .................................................................................................... 68 V.1.8 Bascule JK Matre Esclave ..................................................................................................... 69 V.1.9 Bascule D ...................................................................................................................................... 69 V.1.10 Les entrs de forage CLear et Preset ......................................................................... 69

V.2 Les registres ........................................................................................................................................ 70 V.2.1 Les registres raction sur fronts .................................................................................... 70 V.2.2 Les Registres Latches ............................................................................................................. 71

V.3 Les registres dcalage ................................................................................................................. 71


V.3.1 Registres dcalage entre parallle sortie parallle .............................................. 72 V.4 les compteurs ..................................................................................................................................... 73

V.4.1 Les compteurs Asynchrones ................................................................................................ 73 V.4.2 Les Dcompteurs Asynchrones .......................................................................................... 74 V.4.3 Les Compteurs/Dcompteurs Asynchrones ................................................................. 75 V.4.4 Comptage incomplet ............................................................................................................... 76 V.4.5 Mise en cascade des compteurs Asynchrone ............................................................... 76 V.4.6 Les compteurs Synchrones .................................................................................................. 77

Chapitre VI: LES MEMOIRES ..................................................................................................................... 82 VI.1 Les diffrents types de mmoire ........................................................................................... 82

VI.1.1 Mmoire vive ou RAM ........................................................................................................ 82 VI.1.2 Mmoire Morte ou ROM .................................................................................................... 82 VI.1.3 Mmoire MORTE PROGRAMMABLE ou PROM ................................................................... 82 VI.1.4 Mmoire morte reprogrammable ou EPROM .......................................................... 83 VI.1.5 Mmoire MORTE EFFAABLE lectriquement ou EEPROM ...................................... 83 VI.1.6 Mmoire FLASH .................................................................................................................... 83 VI.1.7 Cellule statique d'une mmoire vive............................................................................ 83 VI.1.8 Organisation matricielle .................................................................................................... 84 VI.1.9 Cellule dynamique d'une mmoire vive ..................................................................... 85 VI.1.10 Cellule d'une mmoire ROM ............................................................................................ 86 VI.1.11 Cellule d'une mmoire PROM ......................................................................................... 87 VI.1.12 Cellule d'une mmoire EPROM et EEPROM .............................................................. 88

VI.2 Organisation par mot .................................................................................................................. 88 VI.2.1 Capacit d'une mmoire .................................................................................................... 89 VI.2.2 Entre de slection de botier ......................................................................................... 89 VI.2.3 Augmentation de capacit mmoire par association de plusieurs botiers 89


Chapitre I: LE CIRCUIT RC EN REGIME TRANSITOIRE I.1 Circuit RC Passe bas, rponse un chelon

L'quation de toute charge ou dcharge d'une capacit peut s'crire sous la forme suivante.

t

0 e)VV(V)t(V

=

Dans notre cas V=E, Vo=0, =RC : Constante de temps.

)e1(E)t(Vt

s

=

est le temps que met le signal Vs pour atteindre 63% de sa valeur finale,

en Effet : Vs() = E(1-e-/) = E(1-1/e) = 0,63E I.2 Circuit RC Passe bas, Rponse un

rectangle

t [to,t1[ Charge de la capacit

Vs(t)=E(1-e-t/) (to origine du temps)

t > t1 Dcharge de la capacit Vs = Vo e-t/

(t1 Origine du temps) Vo = E(1 - e-T/ ) Exercice : 1) On considre un circuit RC passe bas avec R=10k et C=100nF. On applique le signal d'entre reprsent ci-dessous.

Dessiner le signal de sortie et calculer ses valeurs aux instants remarquables.

Figure I-1 : Rponse un chelon d'une cellule RC

passe bas

Figure I-2 : Rponse un rectangle d'une cellule

RC passe bas

10V

-5V 3ms

2ms

t

Ve

to

VsE

to

Ve

t

E

t1

t t1

Vo

T

t=0

Vs

t

E

t=0

Ve

t

E

Vs Ve R

C


I.3 Circuit RC Passe haut, rponse un chelon

Ce circuit est rgit par la relation Ve = Vc + Vs. Avant l'instant to, on est dans l'tat de repos. Aucun courant ne circule dans le circuit car il ne peut y avoir de courant continu (de repos) qui circule dans une capacit. Donc on peut affirmer que Vs = RI = 0. Comme Ve=0, donc Vc=0 (capacit vide)

A partir de l'instant to, Ve passe E, la capacit se charge exponentiellement vers E travers R. Vc est reprsente en pointill sur la figure.

Vc n'est pas la tension de sortie de ce montage. C'est Vs qui l'est. Mais nous savons que Vs = Ve Vc. Une soustraction graphique donne la courbe de Vs reprsente sur la figure.

On remarque que le front de tension que nous avons appliqu d'un cot de la capacit l'instant to, s'est retrouv de l'autre cot de la capacit avant d'tre suivi par un transitoire.

Aprs le front de tension, il n'est pas toujours trivial de dterminer l'allure de la tension de sortie Vs.

Le front de tension est suivi par phase transitoire qui correspond la charge de la capacit. A la fin du transitoire, le circuit se retrouve dans un tat de repos. On peut affirmer que Vs va voluer exponentiellement vers sa valeur de repos qui reste dterminer.

La rgle est simple: la fin du transitoire (tat de repos) on peut affirmer que le courant I qui circule dans le circuit RC est nul. La tension RI aux bornes de la rsistance est nulle, donc les tensions aux deux extrmits de la rsistance sont les mmes. On peut donc affirmer que, au repos Vs = 0.

Maintenant que nous avons l'allure de Vs, il est trs simple de dterminer l'quation de la partie

exponentielle.

Vs(0) = E, Vs()=0 , on applique t

0 e)VV(V)t(V

= et on obtient :

t

s e)E0(0)t(V

=

t

s Ee)t(V

=

Figure I-3 : Rponse un chelon d'une cellule RC passe

haut

Une capacit transmet les fronts de tension Vs

t

E

Ve

t

E

Vc

R

C

to

to

Ve Vs

Vc


I.4 Circuit RC Passe haut, Rponse un rectangle

t < to tat de repos, Vs = 0 (son tat de repos)

t = to la capa transmet le front, Vs passe E

t > to Transitoire, Vs tend vers 0

t

s Ee)t(V

= t = t1 la capa transmet le front descendant. Vs qui

tait arriv la valeur V1 passe la valeur V2=V1-E

T

1 EeV

= ,

===

1eEEEeEVVTT

12

t > t1 transitoire, Vs revient vers son tat de repos 0

t

2s eV)t(V

=

Dans le cas ou le signal Ve est un signal carr priodique, le signal de sortie est centr. La

composante continue est arrte par la capacit. La forme du signal dpend de = RC :

faible : le montage fonctionne en drivateur, le signal de sortie est constitu d'aiguilles la place des fronts de tension du signal d'entre.

Figure I-5 : RC passe haut, rponse un signal carr (RC faible)

grand : Le signal de sortie reste carr (il est trs lgrement dform) mais il est dbarrass de sa composante continue (centr).

Figure I-6 : RC passe haut, rponse un signal carr (RC grand)

Figure I-4 : Rponse un rectangle d'un circuit RC passe

haut

Signal d'entre

Signal de sortie

Signal d'entre

Signal de sortie

t

E

to

Ve

t

E

t1

V1

Vs Vc

V2

T


Exercice : 2)

On considre un circuit RC passe haut avec R=10k et C=100nF. On applique le signal d'entre reprsent ci-dessous.

Dessiner le signal de sortie Vs et calculer ses valeurs aux instants remarquables. Exercice : 3)

Dessiner le signal de sortie et calculer ses valeurs aux instants remarquables.

Exercice : 4)

Dessiner l'allure de Vs pour les 2 circuits ci-dessous.

Vs

Vr=5V

R2=30k

C=10nF R1=10k

Ve

Ve

t

E=10V

to

100s

Vs

Vr=5V

R1=10k

C=10nf

R2=30k

Ve

Ve

t

E=10V

to

100s

Vs

Vr=5V

C=10nF R=10k

Ve

Ve

t

E=10V

to

100s

10V

-5V 3ms

2ms

t

Ve R

C

Ve Vs


I.5 Ampli-Op en mode de saturation Nous avons vu dans le chapitre prcdent que si

l'ampli-Op est boucl avec une contre raction ngative, il fonctionne dans la zone linaire. Soit :

= 0 V+ = V-

Pour || > s l'ampli-op fonctionne dans la zone non linaire dite aussi zone de saturation :

> s Vo=VOH < s Vo=VOL

Nous savons aussi que s est trs faible et que l'on peut prendre s =0. Ceci revient adopter la caractristique de transfert idalise reprsente ci-contre.

> 0 Vo=VOH < 0 Vo=VOL

Ou encore :

V+ > V- Vo=VOH V+ < V- Vo=VOL

L'ampli-Op fonctionne en saturation s'il est utilis en boucle ouverte ou en contre raction positive.

I.5.1 Comparateur seuil unique

Figure I-10 : comparateur seuil unique

On observe sur la figure que si le signal

d'entre comporte un bruitage indsirable, le signal de sortie en tiendra compte et sera inutilisable dans la majeure partie des cas.

Figure I-7 : Ampli-op en boucle ouverte

Figure I-8 : Caractristique idalise

Figure I-9 : fonctionnement d'un comparateur

Vr

Vs

V+

V-

V s

Vi

Vo

OH V

OL V

Vcc

Vee

VVo

A

V

Vo

-12V

+12


I.5.2 Comparateur deux seuils : Trigger de Schmitt L'Ampli-Op avec la contre raction positive reprsente ci-

dessous et connue sous le nom de Trigger de Schmitt. La contre raction positive va avoir deux consquences : a) L'ampli-Op fonctionne en Saturation. La tension de sortie

ne peut prendre que deux valeurs VOL ou VOH b) La tension de comparaison sur l'entre (+) dpend de la

tension de rfrence (fixe) Vref et de la tension de sortie Vs qui peut prendre deux valeurs. V+ peut donc prendre deux valeurs et on obtient un comparateur deux seuils de comparaison:

Vs = VOL TL21

ref1OL2V

RR

VRVRV =

+

+=

+

Vo = VOH TH21

ref1OH2V

RR

VRVRV =

+

+=

+

Analyse:

Si Ve < VTL, On est sur que V+>V-, donc o Vs = VOH o V+ = VTH = seuil de comparaison en cours,

Si Ve augmente, quand elle devient >VTL, il ne se passe rien car le seuil de comparaison en cours est V+ = VTH

Si Ve continue d'augmenter, quand elle devient > VTH, Vs bascule vers VOL et V+ bascule vers VTL, il y a changement du seuil de comparaison.

Si Ve continue augmenter au-del de VTH, il ne se passe rien

Si Ve diminue, quand elle devient


Figure I-14 : Immunit au bruit du Trigger de Schmitt

Exercice : 5)

Avec VOH= 12 V et VOL = -12V, calculer R1/R2 et Vr pour avoir VTH = 6V et VTL = 2V

I.6 Multivibrateur astable Le multivibrateur astable utilise un trigger de schmitt associ un circuit RC pour obtenir un

gnrateur de signal carr.

Figure I-15 : Multivibrateur Astable

Pour simplifier on considre que VOL = -VOH et Vref = 0 d'o :

OH21

2TLTH V

RR

RVV

+==

Supposons qu' la mise sous tension, la capacit est dcharge et Vs = VOH, on a donc V-=0 et V+=VTH. La capacit se charge travers R vers Vs=VOH. (Il est inutile de rappeler que les impdances d'entre de l'ampli-op sont supposes infinies). Vc = V- augmente, l'instant t1, elle devient > VTH, Vs passe VOL, V+ passe VTL, la capacit se dcharge vers Vs=VOL avec la constante de temps RC, l'instant t2, elle devient < VTL, Vs passe VOH, La capacit commence se charger vers VOH et le cycle recommence.

Si on prend l'origine des temps en t1, on a l'quation de la dcharge :

+

+==

RC

t

21

21OL

RC

t

THOLOLc eRR

R2R1Ve)VV(V)t(V

A l'instant t2 = T/2 on a :

Vs

R1

R2

R

C

t

VOH

VOL

VTH

VTL

Vs Vc(V-) Vseuil(V+)

T

t1

t2

V+ V-

Vs

VTH

VTL


+

+=

+==

RC2

T

21

21OLOL

21

2TL2

T eRR

R2R1VV

RR

RV)(Vc

( ) RC2T

211 eR2RR

+=

+=

1

21

RR2RLn RC2T

Si R1=R2 On a VTL= -VTH = VOH / 2 et : )3(Ln RC2T =

I.7 Montage monostable Le monostable est un montage qui a un seul tat stable ou

tat de repos. Quand on le dclenche l'aide du signal Ve, il change d'tat pendant un temps qui dpend des composants R et C puis revient son tat de repos.

Pour le bon fonctionnement du montage, la constante de temps R1C1 doit tre faible devant RC

Analyse :

Au repos, V- = Vref et V+ = 0 => V- > V+ => Vs = VOL On applique l'entre un signal carr dont

l'amplitude est suprieure Vref, on obtient sur V- le signal reprsent sur la figure ci-dessous. A chaque

transition de Ve, le front est transmis sur V-, qui revient ensuite rapidement sa valeur de repos car la constante de temps R1C1 est faible.

A l'instant t1, V- devient > Vref, comme V+= 0, Vs ne change pas,

A l'instant t2, V- devient < 0, donc Vs bascule passe de VOL VOH, la capacit C transmet ce

front sur V+ qui devient = 2VOH,

V+ revient son tat de repos 0 avec la constante de temps RC

Quand V+ devient < V-=Vref, la sortie bascule de nouveau vers VOL, La capacit C transmet

ce front ngatif sur V+ qui devient = Vref - 2VOH,

V+ revient son tat de repos 0 avec la constante de temps RC On se retrouve dans l'tat initial.

Figure I-16 : Monostable

- Ve

Vref

C1

R1

Vs

C

+

R


Figure I-17 : Chronogramme du monostable

Conclusion :

Le monostable est dclench chaque transition descendante du signal d'entre Ve. Il passe son tat instable, il y reste une dure T qui dpend de R et C, puis il revient son tat stable. C'est un temporisateur.

Exercice : 6) Donner l'expression de T : largeur de l'impulsion obtenue la sortie

I.8 Le Timer 555

Le 555 est un petit circuit intgr qui peut tre utilis soit en temporisateur (monostable) soit en gnrateur dhorloge (Astable). Son schma bloc est le suivant.

Son fonctionnement est rsum dans le tableau suivant:

CAS V2 V6 S R Q T 1 < 1/3 Vcc < 2/3 Vcc H L H OFF 2 > 1/3 Vcc < 2/3 Vcc L L inchang Inchang 3 > 1/3 Vcc > 2/3 Vcc L H L ON 4 < 1/3 Vcc > 2/3 Vcc H H Indtermin

Ve

t

V-

Voh Vs

t

tt1 t2

t3

T

Vref

Voh

V+

Dcharge

Sortie R

S

Clear

8

1

6

2

3

7

R

R

R

Q

QW

Vcc

+

+

-

-

5

4

GND

T


La broche 4 (Clear ou Reset) est la broche de remise zro. Elle est active au niveau bas:

Clear = 0 Sortie = 0 et interrupteur T ferm

Clear = 1 Le 555 fonctionne normalement I.8.1 Utilisation en ASTABLE Condition initiale : C dcharge.

V6=0, V2=0, on est dans le cas 1, l'interrupteur est ouvert (OFF). La capacit se charge travers Ra+Rb.

A l'instant t1, on passe dans le cas 2, la situation reste inchange, la capacit continue de se charger.

A l'instant t2, on passe dans le cas 3, l'interrupteur se ferme (ON), C se dcharge dans Rb.

A l'instant t3, On passe de nouveau dans le cas 1, l'interrupteur s'ouvre (OFF), la capacit se charge travers Ra+Rb et le cycle recommence.

Calculons la priode du signal de sortie :

Charge de la capacit :

=

+

C)RR(

t

ccCbae

3

21V)t(V

==

+

C)RR(

T

CCCC1Cba

1

e1VV3

2)T(V

Ln(2) )CR+(R T ba1 =

Dcharge de la capacit

cc

CR

T

cc2C

CR

t

ccC V3

1eV

3

2)T(V eV

3

2)t(V b

2

b===

Ln(2) CR T b2 =

Ln(2) )C2R+(R T ba=

Exercice : 7) Refaire l'tude du montage astable mais cette fois avec une tension de commande Vm relie l'entre 5 (Vm < Vcc)

Figure I-18 : Astable 555

Figure I-19 : Signaux d'un Astable 555

Vcc

1/3Vcc

2/3Vcc

t

Vc

Vs T1 T2

t1 t2 t3 t4

2

6 7

8 4

1

Ra

C

Vcc

3 Vs

Rb

5

2

6 7

8 4

1

Ra

C

Vcc

3 Vs

Rb

5 Vm


Exercice : 8)

Etudier la configuration suivante : Faire l'analyse. Donner l'expression des temps de charge et de dcharge

Exercice : 9)

Analyser le montage ci-dessous et tracer l'allure de Vs1 et Vs2

I.8.2 Utilisation en monostable

Si on monte le 555 comme le montre la Figure I-20 et on applique sur son entre de dclenchement le signal Ve indiqu, son fonctionnement est le suivant: (voir Figure I-21)

Au dpart, l'interrupteur T est ferm (ON), la capacit est dcharge, Vc = V6 = 0

A l'instant t1, V2 passe une valeur infrieure 1/3 Vcc, on se trouve dans le cas 1, l'interrupteur s'ouvre (OFF), la capacit commence se charger travers R.

A l'instant t2, Ve=V2 repasse Vcc, deux scnarios sont alors possibles :

a) La dure de l'impulsion Ve est suprieure RC, la tension au bornes de la capacit atteint 2/3 Vcc l'instant t' < t2 , donc l'instant t2, on se trouve dans le cas 4, les rsultats ne peuvent tre prvus, ce cas est prohib .

2

6 7

8 4

1

R

C

Vcc

3

Vs1

10R2

6 7

8

1

R

C/10

Vcc

3

Vs2

10R

4 C

2

6

7

8 4

1

Ra

C

Vcc

3

Vs

Rb

t1 t2t'

V2

Vc


b) La dure de l'impulsion Ve est faible, (infrieure RC). A l'instant t2 on se trouve dans le cas 2, V2=Vcc > 1/3Vcc et V6=Vc < 2/3Vcc, la situation reste inchange, T reste bloqu et la capacit continue de se charger.

l'instant t3, la tension au bornes de la capacit devient suprieure 2/3 Vcc, on se trouve

dans le cas 3, l'interrupteur conduit est la capacit se dcharge instantanment, la tension ses bornes passe aussitt en dessous de 2/3 Vcc et on se retrouve l'tat initial ( cas 2) : V2=Vcc, Vc0, T conducteur.

Si une autre impulsion similaire se prsente sur l'entre 2, le phnomne se rpte gal lui mme et on recueillera une impulsion carr de dure T=t3-t1 sur la sortie.

Figure I-20 : 555 utilis en monostable

Calculons la dure de l'impulsion T. L'quation de la charge de la capacit est :

==

RC

t

ccRC

t

0C e1Ve)VV(V)t(V

==

RC

T

CCCCC e1VV32)T(V

Ln(3) RC T =

Ve

Vcc 2

6

8 4

1

R

C

Ve

Vcc

3 Vs

7

t1 t2


Figure I-21 : Signaux d'un monostable base de 555

Exercice : 10)

Analyser le montage ci-dessus et dessiner les signaux V1, V2, V3

2

6

8 4

1

R4

C3

V2 3

7 2

6 7

8

1

R1

C1

3 V1

R2

4

C2

R3 V3

Vcc Vcc

1k

50k

10n

10n

1k

5k

50n

Vcc=12V

2/3Vcc

1/3Vcc

2/3Vcc

Vcc

Vcc

Ve

Vs

Vc

t1 t2

t3 t1

T

18 Chapitre II: COMPOSANTS EN COMMUTATION

Chapitre II: COMPOSANTS EN COMMUTATION

II.1 Caractristiques statiques d'un commutateur Un commutateur est un composant dont la rsistance peut

prendre deux tats extrmes, elle est voisine de 0 si le commutateur est ferm, elle est voisine de s'il est ouvert .

Le circuit de la figure II.1 reprsente une rsistance RL en srie avec un commutateur idal. En position ouvert, Rcom = , aucun courant ne circule dans RL, la tension au point A est gale VCC. En position ferm, Rcom = 0, la rsistance du commutateur est nulle, la tension au point A est nulle. La charge RL est alimente.

Un commutateur rel n'a ni une rsistance infinie l'tat ouvert, ni une rsistance nulle l'tat ferm. La figure II.2 reprsente le circuit quivalent d'un commutateur rel, RS est la rsistance l'tat ferm (de conduction), elle est faible mais non nulle. Plus le commutateur est de bonne qualit, plus elle est faible. RP est la rsistance l'tat ouvert (de fuite), elle est grande mais diffrente de . Plus le commutateur est de bonne qualit, plus elle est grande.

A l'tat ferm, la tension au point A n'est pas tout fait nulle, mais reste toutefois assez faible, cela dpendra de la nature du commutateur. A l'tat ouvert, VA est lgrement infrieure Vcc cause de la chute de tension dans RL due au courant de fuite du commutateur.

Contrairement au commutateur idal, une dissipation de puissance se produit dans le commutateur rel, qu'il soit ouvert ou ferm.

II.2 Caractristiques dynamiques d'un commutateur Une autre caractristique importante du commutateur est son temps de commutation, il

dpends du comportement transitoire du commutateur lors du passage d'un tat un autre, on parle de comportement dynamique. La figure II.3 reprsente le comportement transitoire dans le cas d'une commande rectangulaire. td : Temps de retard (delay time) tr : Temps de monte (rising time) ts : Temps de stockage (storage) tf : Temps de descente (fall time) ton : Temps de conduction, de dblocage Toff : Temps de blocage La plus haute frquence avec laquelle le commutateur peut tre actionn, doit avoir une dure de priode Tmin au mois gale ton + toff soit

fmax = +1

t ton off

Vcc

A

K

R L

Fig. II-1 : Commutateur idal

Vcc

A

R L

RpRs

Fig. II-2 : Commutateur rel

t

commande

t

I

trt d

t on

t s

t off

tf

10%

90%

Fig. II-3 : Comportement dynamique


II.3 La diode en commutation

La diode est un commutateur qui est commande par le sens de la tension qui lui est applique. Il n'y a pas de sparation entre le circuit de commande est le circuit command. C'est la polarit de la tension d'alimentation de la charge qui commande la diode. la figure Fig. II-4 : Diode en commutation montre une diode utilise en commutateur, alors que la figure Fig. II-5 : Points de fonctionnement d'une diode en commutation montre les points de fonctionnement sur la caractristique de la diode, le point C correspond la diode conductrice, alors que le point B correspond la diode bloque. Quand Vc=+E, la diode est conductrice, la majeure partie de Vc se trouve aux borne de R, un courant IF important circule dans le circuit. La rsistance de conduction (statique) RF=Vd/IF est faible, elle varie entre quelques milliohms quelques dizaines d'ohms. Alors que le courant If augmente, la rsistance de conduction Rf diminue (voir point de fonctionnement C), il en rsulte que la tension Vd = Rf If reste quasiment constante (caractristique quasi verticale). Par consquent, dans le cas d'une diode conductrice, le calcul est gnralement fait non pas avec la rsistance de conduction mais avec la tension Vd qu'on prend gnralement gale 0.7 V pour les diodes au silicium. Pour viter que la diode soit dtruite par chauffement, il faut veiller ne pas dpasser la puissance maximale qu'elle peut dissiper, soit

IFMAX . VDMAX < PDMAX .

Pour faire conduire une diode il ne suffit pas que la polarit de la tension de commande soit correcte, il faut qu'elle soit suprieure la tension de seuil , sinon la diode restera

bloque ou trs faiblement conductrice..

exemple:

Si on a une diode telle que PDMAX = 500 mW, si on prend VDMAX,=2V et E=12V, il faut calculer R pour que le courant ne dpasse pas IFMAX = 500mW / 2V = 250 mA. R = (12 - 2)V / 250 mA = 40

Quand Vc = -E, la diode est bloque, le courant Ir est quasiment nul (dpends beaucoup de la temprature), la rsistance de blocage dpasse le gigaohms pour les diodes au silicium. Pratiquement toute la tension -E se trouve au borne de la diode, afin que la diode ne soit pas dtruite par claquage, la tension inverse -E ne doit pas dpasser la tension inverse maximale URMAX fournie par le constructeur.

R

DVc Vd

(+E,-E)

Fig. II-4 : Diode en commutation

-EVd

C

B

Id

If

Ir

Fig. II-5 : Points de fonctionnement d'une diode en commutation


II.3.1 Comportement dynamique dune diode La figure Fig. II-6 illustre le comportement dynamique d'une diode en commutation. Pendant le temps d'ouverture TON, qui est trs court, les porteur de charge sont pouss par la tension directe travers la rgion de transition vers la couche conductivit oppose. Si la tension de commande change de polarit, un courant inverse de mme intensit que If circule pendant un court instant, ce courant est du aux porteurs de charge non recombins qui sont rappels par la tension inverse. La dure de ce phnomne est dite temps de recouvrement inverse trr (reverse recovery time). Selon la diode et le circuit de commande, il varie de quelques nanosecondes quelques microsecondes. trr qui correspond au temps de blocage toff de la diode est considrablement plus important que ton . Voici quelques caractristiques de diodes du commerce : 1N4148 (Diode de commutation)

VRmax = 75V : Tension inverse max IRmax/Vr =20 = 25 nA 25 C : Courant inverse max

= 50 A 150 C Cmax = 4 pF Trrmax(If=10mA) = 4ns IDmax = 75 mA.

1N4007 (diode de redressement)

ID0 = 1A : courant nominal VRmax = 1000V : Tension inverse max IRmax(Vrmax,100C) = 50 A : Courant inverse max VFmax(Ido) = 1.1 V : tension seuil max

II.4 Transistor bipolaire en commutation Dans un transistor utilis comme commutateur, la section metteur collecteur est utilise

comme contact et la section base metteur reprsente le circuit de commande. Le circuit de commutation et le circuit de commande ne sont pas galvaniquement spars. Le transistor en conduction correspond au commutateur ferm, le transistor bloqu au commutateur ouvert.

Vce

Vcc

Ib

Vbb

Rb

Vrc

Ic

Rc

C

B

E Vce

Ic

VccB

SIbsatVcc/Rc

Icmax

Q

Vcesat

Fig. II-7 : Transistor en commutation Fig. II-8 points de fonctionnement d'un transistor en commutation

t

t

t

Vd

Id

VcE

-E

ton

t rr

Fig. II-6 : Temps de rponse d'une diode


On distingue trois cas de fonctionnement : A) Fonctionnement linaire Le point de fonctionnement Q se trouve entre le point B et le point S, il volue selon les quations suivantes :

(1) Ic = Ib , loi qui caractrise le transistor (2) E = RC IC + VCE , Loi d'ohm dans la maille de sortie = droite de charge

Si IB , (1) IC , (2) VCE , le point de fonctionnement Q se dplace sur la droite de charge de B vers S. B) Blocage C'est quant le point de fonctionnement Q se trouve au point B: IC = 0 , IB = 0 , VCE = VCC .

Pour bloquer le transistor, il faut annuler IB, ce qui revient bloquer la jonction base

metteur, pour ce, il suffit d'annuler la tension VBE ou la rendre ngative pour

renforcer le blocage.

Au blocage presque toute la tension VCC se retrouve au borne du transistor, une trs faible

chute de tension se produit dans RC cause du courant rsiduel du collecteur ICER qui dpend du transistor utilis et des tension VBE et VCE. On ne fait pas une grande erreur en supposant qu'il est de l'ordre du A . Pour le 2N2222 ICERmax = 10 nA avec VBE = -3V et VCE=60V C) Saturation Le point de fonctionnement Q est au point S.

IB = IBSAT

IC = ICMAX = IBSAT

VBE = VBESAT 0.7 V

VCE = VCESAT 0.2V

C

CESATCCCMAX R

V - V = I

Mme si IB augmente au del de IBSAT , IC reste gal ICMAX , VBE reste sensiblement gale

VBESAT et VCE sensiblement gale VCESAT .

Pour saturer un transistor il faut lui appliquer un courant IB tq:

CMAXBSATB I = I I >

Pour le 2N2222 VCEsat = 0.3V pour Ic=150mA, Ib=15mA = 1V pour Ic=0.5A, Ib=50mA (pendant 300 s)

Le plus souvent on ne dispose pas du du transistor, on connat seulement la fourchette [MIN ,MAX] disponible sur le catalogue du constructeur.


Exemple : On dispose d'un transistor 2N1711 dont [100, 300] Vcc = 12V VBB = 9V Rc = 1K

mA121000

2.012RV - V

= IC

CESATCCCMAX

=

= 100 IBSAT = 12mA/100 = 120 A 69KA1200.7V-9V

IVVR

BSAT

BESATBBB ==

=

= 300 IBSAT = 12mA/300 = 40 A K207A400.7V-9V

IVVR

BSAT

BESATBBB ==

=

Pour tre sur qu'on aura saturation quelque soit le 2N1711 dont on dispose, il faut que IB soit > 120 A soit RB < 69 K.

La condition de saturation devient alors : CMAXBSATB I = I I > Quand le transistor est fortement satur ; IB > IBSAT, on dfinit le facteur de saturation comme :

BsatB

II

= Quand le transistor est satur, la quasi totalit de la tension VCC se trouve au borne de la rsistance de charge du collecteur. De ce fait, mme si le courant IC est important, il y a une faible dissipation de puissance au niveau du transistor car VCESAT reste trs faible (0.2V 0.3 V , peut atteindre 1V pour certains transistor si IC est trop important)


II.4.1 Caractristiques dynamiques

La figure 2.9 montre le profil des courants lors de la saturation et du blocage du transistor. td : temps de retard (delay)faible tr : temps de monte (rise) ton : temps de dblocage = td+tr ts : temps de stockage (storage) tf : temps de chute (fall) toff : temps de blocage. Le facteur prpondrant dans le temps de commutation d'un transistor est le temps de stockage tS. Quand le transistor est satur, et surtout s'il est fortement satur, un grand nombre de porteurs de charge est accumul dans la base du transistor. Au moment o VBE devient nulle ou ngative, ces porteurs stocks vont donner naissance un courant IB important dans le sens oppos, et ceci pendant tout le temps ncessaire pour vacuer toutes les charges se trouvant dans la base, cette dure est dite temps de stockage. IL n'y a pas de changement perceptible du courant Ic pendant cette priode. Pour rduire tS, il faut choisir un courant de IB juste suffisant pour la saturation. Il ne

faut pas qu'il soit beaucoup plus grand que IBSAT afin que le nombre de porteurs stocks

dans la base ne soit pas trop important. Pour le 2N2222 : td=10 ns, tr=25ns, ts=225ns Travaux dirigs : Faire les exercices 5, 6, 7 et 8

rtt

t

t

t

Vbe

VBESAT

VBEOFF

IB

IB1

IB2

I

tdon ts t f

toff Fig. II-9 : Temps de commutation d'un transistor


II.4.2 Commande dynamique d'un transistor de commutation Au repos, c..d. t < to, le transistor est satur, RB et Rc ont t choisies t.q. RB < MIN Rc VB = VBESAT 0.7V , Vc=VCESAT0.2V La tension au borne du condensateur C est : Vca = VB - Ve = 0.7V - 0V = 0.7V A l'instant to- on a Ve=0V, Vco=0.7V, VB=0.7V A l'instant to+ on a Ve=E, Vco=0.7 VB=E+0.7

A l'instant to+, Vco est encore gale 0.7V car un

condensateur ne peut pas se charger instantanment.

A partir de to+ on se trouve avec une tension bien

suprieure 0.7V au borne de la jonction Vbe ce qui provoque une augmentation trs importante du courant IB qui provoque une charge trs rapide de la capacit C et on se retrouve trs vite l'tat statique Ve=E, VB=0.7V . L'tat transitoire n'a pas chang l'tat du transistor car IB augmentant, n'a fait que renforcer la saturation.

A l'instant t1, Ve repasse 0, la capacit transmet le front de tension sur la base qui voit sa tension passer 0.7V-E < 0, le transistor se bloque, La capa se trouve en prsence du circuit si dessous,

B

RbVcc

IC

elle se charge vers la tension Vcc selon l'quation suivante : (origine des temps en t1)

t

CCCCB 0.7)e E (V - V (t)V

+=

A l'instant t2, VB commence devenir suprieure zro, la jonction VBE commence conduire IB augmente Ic augmente VCE commence diminuer (doucement) . A l'instant t3, VBE atteint 0.7V, le transistor se sature, VCE "tombe" 0.2V et VBE se stabilise 0.7V, tout le courant achemin par RB passe dans la base du transistor, la capacit s'arrte de ce charger, et on se retrouve l'tat initial.

Si on ne tient pas compte du flchissement de la courbe de charge dans l'intervalle [t2,t3], la dure T de l'impulsion recueillie sur le collecteur peut tre calcule en posant VB(T)=0.7 soit :

7.00.7)eE(V-V CRT

CCCCB

=+

0.7EV0.7V

eCC

CCCRT

B

+

=

+= 0.7 V

0.7 E VLn CR TCC

CCB

Si VCC=E et si 0.7V est ngligeable devant VCC :

T = RB C Ln 2

Ib

RbIc

Rc

C

BE

Vcc

CVe

Vca

Ve

t

E

to t1 Fig. II-10 : commande dynamique

t tt

E

t tt

VB

Vi

Vcc

t

Vc

Vcc

0.7

0.7-E

2 3

0 1

0.7+E

0.2 Fig. II-11 : Commande dynamique d'un transistor


II.4.3 Application : Multivibrateur Astable

Il est reprsent sur la figure 2.13. RB et RC sont choisies telles que RB < RC. A la mise sous tension, un des deux transistor se sature le premier (on supposera que c'est Q1) car le montage ne peut jamais tre parfaitement symtrique, Le front de tension ngatif du au passage 0.2 V de la tension VCE est transmis sur la base de l'autre transistor, la tension VBE de celui ci devient ngative provoquant son blocage.

Q1 satur , Q2 bloqu, C2 se charge travers RB2 (fig. 2.13), VB2 augmente exponentiellement avec la constante de temps RB2C2, au moment o elle atteint 0.7V, Q2 se sature , VC2 passe de VCC 0.2V, C1 transmet se front de tension sur B1, VB1 devient ngative, Q1 se bloque, C1 se charge travers RB1, VB1 augmente exponentiellement avec la constante de temps RB1C1, au moment o elle atteint 0.7V, Q1 se sature , VC1 passe de VCC 0.2V, C2 transmet se front de tension sur B2, VB2 devient ngative, Q2 se bloque et le cycle recommence. Comme l'indique la figure 2.13, Le multivibrateur astable est un oscillateur, il dlivre deux signaux carrs en opposition de phase sur les collecteurs des transistors.

La priode T=T1+T2 de ces signaux peut tre calcule ainsi : Charge de C1 : V(0) = 0.7-Vcc+0.2, V = Vcc, V(T1) = 0.7 (front = Vcc-0.2)

V(t) = Vcc-(Vcc+Vcc-0.9)exp(-t/RB1C1)

Ln2 CR7.0Vcc0.9-2VccLn CRT 11B11B1

= Ln2 CR7.0Vcc0.9-2VccLn CRT 22B22B2

=

T = (RB1C1+RB2C2) Ln 2

Si RB1 = RB2 = RB et C1 = C2 = C :

T = 2 RBC Ln 2


t

VB1

t

V B2

VC1

t

VC2

t

T1 T2

Vcc

Rc1 Rc2Rb1 Rb2

C1 C2Q1 Q2

Rb2

C2Q1

Vcc

~0.2V

Fig. II-12 : Multivibrateur Astable


II.5 Transistor MOS enrichissement

Si VGB=0, quelque soit la tension drain source, le courant drain - source est nul car il y aura toujours une des deux jonctions drain - substrat ou source - substrat qui sera bloque.

Examinons un transistor canal n. Si on applique une tension VGB positive, les lectrons (porteurs minoritaires) qui se trouvent dans le substrat (p) sont attirs par la grille pour former un canal (n) conducteur qui va relier le drain la source. Si VDS est non nul, un courant ID circulera entre le drain et la source. La figure Fig. II-14 illustre les conditions de

conduction d'un MOS enrichissement. On remarque quil y a cration de canal quand VGB dpasse une tension seuil VTH dite tension dinversion. En effet, le volume dlectrons attir vers la grille est proportionnel VGB. Au dbut (VGB faible) tous les lectrons attirs se recombine avec les trous. Quand VGB devient suprieure VTH, il y a un surplus dlectrons et la zone voisine de loxyde change de nature (inversion) et devient une zone (n) on dit quil y a cration dun canal n qui permet la circulation dun courant ID entre le Drain et la Source sous leffet dune tension VDS.

Pour un transistor canal P, les choses se passent de la mme faon sauf que cette fois on opplique une tension VGB ngative pour attirer les trous et crer un canal P.

Fig. II-14 : Caractristiques d'un MOS

II.5.1 Convention dorientation des courants Le substrat B est le plus souvent reli la source qui sert comme rfrence VGB=VGS

n n

DGS

p

Grille metallique

IsolantOxyde de silicium

Bsubstrat (body)

Fig. II-13 : MOS canal n enrichissement

D

S

VDS G

VGSS

ID

Canal n

D

S

VDS G

VGSS ID

Canal p VCC

D

S

B G

D

S

B G

Canal n Canal p

ID

V GB VTH

I D

V GB VTH

V GS V TH < OFFV GS V TH >> ON V GS V TH OFF


II.5.2 Blocage (canal n): VGS < VTH Transistor Bloqu : ID = 0 , RDS > 1010 et ceci quelque soit la valeur de VDS II.5.3 Conduction (canal n) : VGS > VTH Transistor conducteur. On distingue DEUX zones de fonctionnement comme lindique la caractristique de transfert ID=f(VDS) Zonne Linaire : VDS < (VGB - VTH)

Dans ce cas, ID varie quasi linairement avec VDS : ( ) DSTHGSLWD VVVkI

Le transistor se comporte comme une rsistance : ( )THGSLWDS VVkR 1

Zonne de saturation : VDS > (VGB - VTH)

ID ne dpend quasiment plus de VDS : ( )22 THGSLWkD VVI Dans cette zone, le transistor ne peut pas tre caractris par sa rsistance car elle nest pas constante. On peut tout de mme affirmer quelle suffisamment faible pour considrer le transistor comme un interrupteur ferm.

Le paramtre k dpend de la technologie de fabrication. W et L reprsente les dimension gomtrique du canal.

Vds VGB1-VTH

ID

VGB1 Lieu deVGB-VTH


Chapitre III: FAMILLES DES CIRCUITS LOGIQUES

Les circuits intgrs Numriques (logiques) sont classs suivant leur technologie de fabrication. Les familles logiques principales sont : Les familles bipolaires : Elles sont fabriques base de transistors bipolaires. La plus

rpandues d'entre elles est la famille TTL (Transistor Transistor Logic) qui possde de nombreuses variantes.

Les familles CMOS : Elles sont fabriques base de transistor CMOS. Les familles BiCMOS : Ces familles combinent les avantages des technologies Bipolaires et

CMOS. Les familles Low Voltage : Ce sont des familles CMOS ou BiCMOS fonctionnant avec une

faible tension d'alimentation.

Une famille logique est caractrise par ses paramtres lectriques :

La plage des tensions dalimentation et la tolrance admise sur cette valeur, La plage des tensions associe un niveau logique, en entre ou en sortie, Les courants pour chaque niveau logique, en entre ou en sortie, Les courants maximums que lon peut extraire ou injecter dans une porte logique en

entre ou en sortie, cette caractristique sera souvent dsigne par driving capability La puissance maximale consomme qui dpend souvent de la frquence de

fonctionnement. Les performances dynamiques principales comme le temps de monte (transition bas-

haut) et de descente (transition haut-bas) des signaux en sortie dune porte, Les temps de propagation dun signal entre lentre et la sortie dune porte logique. Cette

caractristique ainsi que les temps de monte/descente dfinissent la vitesse de fonctionnement d'une porte.

La raison de l'existence d'un nombre important de familles logiques, est qu'il est difficile de

concevoir une porte logique qui a, la fois, de trs bonnes performances en consommation, vitesse, driving capability et d'immunit au bruit.

III.1 Notations (abrviations de termes anglo-amricains) Tensions :

VCC : tension nominale dalimentation, VIH : tension dentre au niveau logique haut (Input High), VIL : tension dentre au niveau logique bas (Input Low), VOH : tension de sorti e au niveau logique haut (Output High), VOL : tension de sortie au niveau logique bas (Output Low).

Courants : (par convention, les courant entrant sont compts positifs, et les sortant ngatifs)

ICC : courant dalimentation (suivant les conditions dutilisation de la porte), IIH : courant dentre au niveau logique haut, IIL : courant dentre au niveau logique bas, IOH : courant de sortie au niveau logique haut, IOL : courant de sortie au niveau logique bas.

30 Chapitre III: FAMILLES DES CIRCUITS LOGIQUES

Fig. III.1 : Illustration de la nomenclature

III.2 Model fonctionnel simplifi d'une porte logique Quelque soit sa famille logique, une porte logique peut tre reprsente par le model suivant :

Logique

Vcc

Vo

Vi1Vi2

Vin

H

L

Fig. III.2 : model fonctionnel d'une porte logique

Selon la fonction logique ralise par la porte et la configuration des entres, le bloc logique dtermine la commande des deux commutateurs H et L, 3 configurations sont possibles :

L ferm, H ouvert, La sortie est au niveau bas Vo = VOL niveau logique "0" L ouvert, H ferm, La sortie est au niveau haut Vo = VOH niveau logique "1" L ouvert, H ouvert, La sortie est isole Vo = VOZ niveau logique "Z" = haute

impdance L ferm, H ferm, Cet tat est interdit car il correspond un court-circuit entre Vcc et la

masse

III.3 Nomenclature commerciale des circuits

Malheureusement, il n'y a pas de nomenclature standard adopte par tous les constructeurs. La nomenclature suivante est actuellement la plus utilise, elle comporte 10 champs, mais le plus souvent on n'utilise que 3 ou 4 champs :

Exemple :

SN1 2 3 4 5 6 7 8 9

74 LVC H 16 2 244 A DGG

IOL

Vcc

VIL

V IH

V OLI IH

I CCIOH

V OH

I IHVcc

I IL

I IL

I IL

I IL


1. Standard Prefix o Exemple : SN Circuit standard sans spcification particulire o Example: SNJ - Conforms to MIL-PRF-38535 (QML)

2. Plage de temprature o 54 Srie militaire o 74 Srie Commerciale

3. Famille o ABT - Advanced BiCMOS Technology o ABTE - Advanced BiCMOS Technology/Enhanced Transceiver Logic o AC/ACT - Advanced CMOS Logic o AHC/AHCT - Advanced High-Speed CMOS Logic o ALB - Advanced Low-Voltage BiCMOS o ALS - Advanced Low-Power Schottky Logic o ALVC - Advanced Low-Voltage CMOS Technology o AS - Advanced Schottky Logic o AVC - Advanced Very-low-voltage CMOS o BCT - BiCMOS Bus-Interface Technology o CBT - Crossbar Technology o CBTLV - Low-Voltage Crossbar Technology o F - F Logic o FB - Backplane Transceiver Logic/Futurebus+ o FIFO - First-In First-Out Memories o GTL - Gunning Transceiver Logic o GTLP - Gunning Transceiver Logic Plus o HC/HCT - High-Speed CMOS Logic o HSTL - High-Speed Transceiver Logic o LS - Low-Power Schottky Logic o LV - Low-Voltage CMOS Technology o LVC - Low-Voltage CMOS Technology o LVT - Low-Voltage BiCMOS Technology o S - Schottky Logic o SSTL - Stub Series-Terminated Logic

4. Special Features o Blank = No Special Features o D - Level-Shifting Diode (CBTD) o H - Bus Hold (ALVCH) o R - Damping Resistor on Inputs/Outputs (LVCR) o S - Schottky Clamping Diode (CBTS)

5. Bit Width o Blank = Gates, MSI, and Octals o 1G - Single Gate o 8 - Octal IEEE 1149.1 (JTAG) o 16 - Widebus(16, 18, and 20 bit) o 18 - Widebus IEEE 1149.1 (JTAG) o 32 - Widebus+(32 and 36 bit)

6. Options o Blank = No Options o 2 - Series-Damping Resistor on Outputs o 4 - Level Shifter o 25 - 25- Line Driver

7. Function : c'est le numro du circuit proprement dit


o 00 - Porte Nand o 244 - Noninverting Buffer/Driver o 374 - D-Type Flip-Flop o 573 - D-Type Transparent Latch o 640 - Inverting Transceiver

8. Device Revision o Blank = No Revision o Letter Designator A-Z

9. Packages o D, DW - Small-Outline Integrated Circuit (SOIC) o DB, DL - Shrink Small-Outline Package (SSOP) o DBB, DGV - Thin Very Small-Outline Package (TVSOP) o DBQ - Quarter-Size Outline Package (QSOP) o DBV, DCK - Small-Outline Transistor Package (SOT) o DGG, PW - Thin Shrink Small-Outline Package (TSSOP) o FK - Leadless Ceramic Chip Carrier (LCCC) o FN - Plastic Leaded Chip Carrier (PLCC) o GB - Ceramic Pin Grid Array (CPGA) o GKE, GKF - MicroStar BGA Low-Profile Fine-Pitch Ball Grid Array (LFBGA) o HFP, HS, HT, HV - Ceramic Quad Flat Package (CQFP) o J, JT - Ceramic Dual-In-Line Package (CDIP) o N, NP, NT - Plastic Dual-In-Line Package (PDIP) o PAG, PAH, PCA, PCB, PM, PN, PZ - Thin Quad Flat Package (TQFP) o PH, PQ, RC - Quad Flat Package (QFP) o W, WA, WD - Ceramic Flat Package (CFP)


III.4 Famille TTL (Transistor Transistor Logique) Normalement, un designer de systmes logique n'a nul besoin de connatre de la manire

approfondie la structure interne dun composant pour pouvoir le mettre en uvre de faon efficace, les notices techniques dlivrent toutes les informations ncessaires la meilleure mise en uvre. Mais si on dsire apprhender le comportement exact dune porte logique, les paramtres externes fournis par le constructeur ne suffisent plus, il faut entrer au cur de la structure pour comprendre le fonctionnement exact. Dans ce paragraphe, nous allons tudier en dtail le circuit de base de la famille TTL standard, Nous ne pouvons malheureusement pas le faire pour touts les familles logiques.

III.4.1 Variantes de la famille TTL

La famille TTL a beaucoup volu depuis son apparition la fin des annes 60. Elle a donn naissance plusieurs sous familles, en voici le champ famille de la nomenclature commerciale : Blanc : TTL Standard, c'est la premire srie, n'est pratiquement plus utilise. Consomme

10 mW pour un dlai de 10 ns H : TTL srie High speed : plus rapide mais consomme plus. N'est plus utilise de nos jours.

(22 mW pour 6 ns) L : TTL srie Low power : Consomme peu mais trs lente. Sa structure est identique celle

de la srie standard, amis elle fait appel des valeurs de rsistances plus leves. N'est plus utilise de nos jours. (1 mW pour 33 ns)

S : TTL srie (Schottky) : Amliore les performances par l'utilisation de diodes et de transistors Schottky. En voie de remplacement par la srie AS et la srie F. (19 mW pour 3 ns).

LS : TTL srie (Low power Schottky) : C'est une variante peu gourmande de la srie S. C'est une variante fortement utilise. En cours de remplacement par la srie ALS. (2mW pour 10 ns)

ALS : TTL srie (advanced Low power Schottky) : C'est une version amliore de la srie LS. C'est probablement la srie des prochaines dcennies. Elle amliore dans un rapport de 2 les performances de la srie LS (1mW pour 4 ns).

AS : TTL srie (Advanced Schottky) : C'est la srie la plus rapide de la famille TTL. Son utilisation demande beaucoup de prcaution. (8.5 mW pour 1.5 ns).

F : TTL srie (Fast) : Plus rapide que la srie LS et consomme moins que la srie S. A les mmes rgles d'utilisation que la srie S.

III.4.2 Alimentation et temprature de fonctionnement :

Alimentation Temprature Famille civile : 74 5 V 5 %

[ 4.75 - 5.25 ] [ 0C - 70C ]

Famille militaire : 54

5 V 10 % [ 4.5 - 5.5 ]

[ -55C - 125C ]

En logique TTL la tension d'alimentation doit tre bien stabilise, elle doit pouvoir accepter

les appels brusques de courant. Les pointes de courant se produisent quand plusieurs circuits changent d'tat en mme temps. Pour aider l'alimentation suivre les variations instantanes de courant, des condensateurs jouant le rle de rservoirs donc de filtres sont placs le plus prs possible des circuits afin de fournir les courants instantans liminant ainsi les pointes de tension. Des condensateurs au tantale sont fabriqus spcialement pour cet effet.


III.4.3 Srie TTL standard

Fig. III.3 : Porte Nand SN7400

Le schma lectrique de la porte lmentaire de cette srie est illustr sur (Fig. III.3a).

Cette porte possde une sortie qui a une structure dite totem-pole forme de R4, Q3, D3, et Q4, on verra par la suite que d'autre structure de sortie existent.

Le transistor Q1 ne fonctionne pas en transistor car les deux jonctions de l'metteur et du collecteur vont fonctionner en directe. Il est quivalent des diodes dont on a reli les anodes. III.4.3.1 Fonctionnement de la porte : Entre ltat bas

Si lentre est l'tat bas = 0.2V, VB1 = 0.2+0.7=0.9V, Q2 ne peut conduire car il faudrait que VB1 soit de l'ordre de 2x0.7V pour faire conduire les deux jonctions VBC1 et VBE2 , Q2 bloqu VB4 = 0 donc Q4 bloqu.

Q3 voit le circuit de la figure (Fig. III.4a), donc il conduit, la valeur de la tension de sortie ne peut tre dtermine avec prcision car on ne connat pas le gain du transistor Q3. On peut tout de mme en donner une valeur approche sachant que le courant de sortie est faible, le courant IB3 peut tre nglig, le seuil des jonctions (peu conductrices) est entre 0.5V et 0.6V :

Vo = VOH = 5 - 1.6k IB3 - 0.6 - 0.6 3.8V

Entre ltat haut Si Vi = 5V la jonction VBE1 est bloque car les trois jonctions VBC1, VBE2 et VBE4 conduisent et imposent VB1=2.1V. Q2 et Q4 sont saturs. Q3 et D3 sont bloqus.

Vo = VOL = 0,2V Caractristique de transfert

Voyons maintenant comment les chose se passent Quant on fait varier la tension dentre entre les 2 valeur prcedentes.

Si les tensions d'entres Vi augmentent partir de 0. Vers vi= 0.6V, VB1 = 1.2V, Q2 commence conduire, Q4 ne peut conduire car VB4 0V , Q2 fonctionne en amplificateur de gain -R2/R3=-1.6 et Q3 en metteur suiveur, la sortie suit VC2 deux seuils de jonction prs (Fig. III.4b). Q2 voit la valeur de la tension d'entre Vi son entre car : VB2 = VB1 - 0.6 = Vi + 0.6 -0.6 = Vi. Si Vi continue de monter, Vo va

R1 R2 R4

R3

4K1.6K 130

D3

1K

Q1 Q2 Vi Vo

Vcc=5V

Q3

Q4

B1

B2 C1

B3

B4

B1


diminuer 1.6 fois plus vite, quand Vi atteint 1.2V, (Vo est de l'ordre de 2.8V) Q4 commence conduire mais il n'est pas encore satur, la jonction BE4 shunte la rsistance R3, le gain de l'ampli augmente et devient de l'ordre de 50. Si Vi continue d'augmenter, Vo va diminuer 50 fois plus vite, quand elle atteint 0.2V, Q4 se sature et Vo ne diminue plus, en ce moment on a VC2=0.2+2x0.6=1.4V, si Vi continue augmenter, VC2 continue diminuer et Q3 se bloque et ds que VC2 est de l'ordre de 0.7+0.2=0.9, Q2 se sature. La chute de la tension Vo de 2.8V 0.2 V est quasiment verticale, de ce fait quand elle est de l'ordre de 0.2V Vi est peine lgrement suprieure 1.2V et VB1 est de l'ordre de 1.8V, si Vi continue augmenter, VB1 ne peut continuer augmenter car elle voie les trois jonction BC1, BE2 et BE4 donc la jonction BE1 se bloque et le courant d'entre qui tait sortant devient entrant (trs faible). La courbe de la figure (Fig. III.4c) illustre le fonctionnement dtaill ci-dessus.

Rle de la diode D3 :

Le rle de la diode D3 est d'assurer que le transistor Q3 soit bloqu quand le transistor Q4 est satur. En l'absence de cette diode, quand Q2 et Q4 sont saturs, on a VC2 = VBE4 = 0.7+0.2 = 0.9V, cette tension est largement suffisante pour faire conduire Q3 car on aura VBE3 = 0.9-0.2 = 0.7V, ill en rsultera un courant statique permanent traversant Q3 et Q4. Ce courant augmente inutilement la consommation de la porte sans en amliorer les performances.

R2 R41.6K 130

D3Voh

Vcc=5V

Q3

R2

R3

1.6K

D3

1K

Q2Vo

Vcc=5V

Q3Vi

(a) (b)

1

2

3

43.8

1 2 3 4

Vo

Vi

pente -1.6

pente -50

0.4

2.4

0.8

(c) Fig. III.4 : fonctionnement et caractristique de transfert d'une porte 7400

III.4.4 Niveaux logiques de la famille TTL Standard De la caractristique de transfert prcdente, on peut dduire les valeurs suivantes :

Entre Sortie VILmax = 1.2V VOHmin = 2.8V VIHmin = 1.3V VOLmax = 0.2V

Les constructeurs nous disent que pour s'assurer d'un bon fonctionnement mme dans les

conditions les plus dfavorables (Temprature, alimentation, charge), avec une petite marge de scurit, il faut adopter les limites suivantes

Entre ( respecter) Sortie (garantie par le constructeur) VILmax = 0.8V VOHmin = 2.4V VIHmin = 2.0V VOLmax = 0.4V


III.4.5 Immunit au bruit :

Comme la tension d'entre d'une porte n'est rien d'autre que la tension de sortie de la porte qui la prcde, on va dfinir la marge de bruit qui peut subsister sur la tension VOL sans que cela n'altre le fonctionnement normal. Etat bas : Dans le plus mauvais cas Vo1 est de 0.4 V, on sait que la porte 2 considre Vi2=Vo1 comme un niveau bas tant qu'elle infrieure 0.8V, donc un signal parasite de 0.4 V qui viendrait s'ajouter Vo1 n'altrerait pas le fonctionnement normal, ceci est la marge de bruit au niveau bas

VNL = 0.8 -0.4 = 0.4 V

Etat haut : Au pire des cas Vo1 = 2.4V, la porte 2 considre Vi2=Vo1 comme un niveau haut tant qu'il est suprieur 2V, donc l aussi on peut tolrer un parasite de 0.4V sur Vo1 sans altrer le fonctionnement normal.

VNH = 2.4 - 2 = 0.4 V

L'immunit au bruit est donc : VN = 0.4 V III.4.6 Courant d'entre Ii de la porte standard III.4.6.1 Courant d'entre l'tat bas IIL

Le courant d'entre l'tat bas IIL sur une entre dpends comme on peut le constater sur la figure ci-contre du nombre d'entre qui sont relies au niveau bas. En effet le courant I1 qui circule dans la base du transistor Q1 se partage sur les entre qui sont relie un niveau bas.

I V VR k

mA mACC B1 11

5 0 2 0 64

1 05= = + =( . . ) . Si n entres sont relies au niveau bas, le courant IIL sur une entre est I1/n. Les constructeurs nous assurent que dans le cas le plus dfavorable le courant IIL ne peut dpasser 1.6 mA. (IILmax = - 1.6 mA ; le (-) indique que le courant est sortant)

IILmax = 1.6 mA

III.4.6.2 Courant d'entre l'tat haut IIH

Si une entre est relie un tat haut, la jonction BE luit correspondant est bloque, donc le courant d'entre n'est rien d'autre que le courant inverse d'une jonction qui on le sait, trs faible mais dpend beaucoup de la temprature.

Les constructeurs nous assurent que dans le cas le plus dfavorable le courant IIH ne peut dpasser 40 A.

IIHmax = 40 A

1

2

3

Vo1

t

Niveau haut

Niveau bas

Fig. III.5 : marge de bruit d'un signal TTL

1 2

Vo1 Vi2

R14K

Q1Vi1

Vcc=5V

Vi2

I1

IIL Fig. III.6 : circuit d'entre


III.4.7 Courant de sortie Io de la porte standard III.4.7.1 Courant de sortie l'tat bas IOL

Le courant de sortie IOL est inject dans la porte par les autres portes qui lui sont connectes ou par une ventuelle charge rsistive relie Vcc comme cela est illustr sur la figure 3.5.

Pour les valeurs faibles de IOL, la tension de sortie VOL est de l'ordre de 0.2V. si on augmente IOL, VOL augmente aussi. Sachant que la valeur max tolre de VOL est 0.4V , il ne faut pas injecter un courant IOL trop important qui fasse dpasser cette valeur.

Les constructeurs nous assurent que dans les conditions les plus dfavorables VOL reste infrieure 0.4V tant que IOL est infrieur 16 mA.

IOLmax = 16 mA

III.4.7.2 Courant de sortie l'tat haut IOH

Quand la sortie est au nivaux haut, la porte fournit le courant de sortie IOH aux circuits qui lui sont connects et une charge rsistive ventuelle relie la masse.

Dans le cas d'un fonctionnement normal o la charge n'est constitue que de portes logiques de la mme famille, le courant IOH reste trs faible et la tension VOH reste bien suprieure VOHmin. Les constructeurs recommandent la valeur :

IOHmax = 0.4 mA ce qui garantit que les conditions, VOH reste > VOHmin tant que IOH < 0.4 mA.

Dans le cas d'une charge rsistive, il faut faire attention car quand IOH augmente, VOH diminue et peut descendre en dessous de VOHmin et de ce fait ne sera plus utilisable d'un point de vue LOGIQUE.

Si on observe la courbe A2 (du constructeur) qui illustre la variation de VOH en fonction de IOH, on s'aperoit que la valeur de 0.4mA est vraiment trop confortable alors qu'on peut demander la porte un courant bien plus important ( 8 mA) avant que la tension VOH ne descende en dessous du seuil autoris (2.4 V) .

III.4.8 Sortance (Fan out)

La sortance est le nombre maximum de portes de la mme famille que l'on peut connecter la sortie d'une porte sans que les dbits de courant n'altrent les valeurs de la tension de sortie, VOH doit rester suprieure VOHmin = 2.4V et VOL doit rester infrieure VOLmax = 0.4V.

C'est surtout l'tat bas de la sortie qui va limiter la sortance, IOLmax = 16 mA, chaque porte connecte apporte IILmax = 1.6 mA (voir Fig. 3.5) ce qui donne une sortance de 10. Quand la sortie est l'tat haut, le courant de sortie maximum sera IOH = 10 x IIHmax = 10 x 40 A = 0.4 mA, c'est la valeur recommande par les constructeurs mais on est loin du courant de sortie critique (8 mA) tel que le montre la courbe A2.

III.4.9 Courant de court circuit

C'est le courant IOS (Short circuit Output Curent) qui est fournie par une sortie normalement l'tat haut et qui t court-circuite la masse. Ce courant peut tre important et peut dtruire le circuit si on n'y prend pas garde. Les constructeur recommandent de ne pas mettre

VolQ4

IOL

IIL

IIL

IIL

IIL

Fig. III.7 : courant de sortie l'tat bas

R2 R41.6K 130

D3 Voh

Vcc=5V

Q3

IIH

IIH

IIH

IIH

IOH

Fig. III.8 : courant de sortie l'tat haut


plus d'une sortie en court-circuit par botier et pour certaines sries comme la srie LS, le court-circuit ne doit pas durer plus d'une seconde.

III.4.10 Courant d'alimentation et puissance consomme

Le courant que fournit l'alimentation un botier est not Icc, il permet de calculer la puissance consomme par ce circuit. Ci le botier contient plusieurs portes et on s'intresse au courant consomm par une seule porte, il faut diviser par le nombre de portes contenues dans le botier. Pour le botier 7400, la valeur typique de ICCH (sortie l'tat haut) est 4 mA ce qui fait 1mA par porte, et la valeur typique de ICCL (sortie l'tat bas) est 12 mA soit 3 mA par porte. La puissance moyenne dissipe par une porte est donc :

10mW5V23mA1mAP =+=

Il faut remarquer que le courant consomm prsente des pics pendant les transitions de la

sortie, ceci est d au fait que les transistors Q3 et Q4 vont conduire tous les deux pendant un trs court instant, il en rsulte une circulation de courant dans le totem-pole, elle est heureusement limite par la rsistance R4. La consquence de ces pics de courant est une lgre augmentation de la consommation avec l'augmentation de la frquence des transitions. Ce phnomne est comme on va le voir beaucoup plus marqu chez la famille CMOS. III.4.11 Temps de propagation

tPHLtyp = 8ns tPHLmax = 15 ns tPLHtyp = 12ns tPLHmax = 22 ns le temps de propagation moyen est :

tp = 10 ns

MHznsTT

FPHLPLH

max 502011

==

+=

III.4.12 Portes sortie collecteur ouvert (OC : Open Collector)

La figure Fig. III.10 montre une porte sortie

collecteur ouvert, l'tage de sortie se rduit au transistor Q4, la partie suprieure du totem-pole a t supprime.

Pour assurer un niveau logique 1 en sortie, il faut complter la polarisation de Q4 par une rsistance de tirage VCC (pull up resistor)

Ces portes ont l'avantage de pouvoir piloter des charges externes quand la tension et le courant de sortie d'une porte normale ne suffisent plus pour le faire. Sur Fig. III.11, la tension d'alimentation de la charge VL peut tre suprieure 5V et le courant IL peut tre plus important que le courant de sortie maximum d'une porte TTL sortie totem-pole.

t PHL t PLH

Entre

Sortie

Fig. III.9 : Temps de propagation

R1 R2

R3

4K 1.6K

1K

Q1 Q2Vi1 Vo

Vcc=5V

Vi2Q4

D1 D2

Fig. III.10 : Porte Nand sortie collecteur ouvert


Une deuxime application de ces portes est la possibilit de raliser ce qu'on appelle un ET cbl sans recours l'utilisation d'une porte ET supplmentaire. Cette structure (Fig. III.11) ne prsente aucun risque de circulation de courant d'une porte vers l'autre car une porte OC ne peut que recevoir du courant en sortie. On vrifie facilement que cette structure ralise la fonction S= A . B car on ne peut avoir un niveau haut en S que si les deux transistors de sortie sont bloqus soit un niveau haut sur les deux sorties A et B.

III.4.13 Porte sortie 3 tats (tri-state) Ces portes prsentent en plus des deux niveaux logiques

classiques dits basse impdance, un 3me tat o la sortie est haute impdance "HZ", les deux transistors du totem-pole sont bloqus. Une porte trois tats possde en plus des entres logiques classiques une entre supplmentaire (Fig. III.13) qui permet de mettre la sortie en HZ.

Le schma de la figure Fig. III.14 montre le principe d'une porte Tri-state : Si Vc = "L", Q5 bloqu, la porte fonctionne en

porte NAND classique. Si Vc = "H", Q5 satur, VC2 = 0.2V, La jonction

base collecteur de Q2 conduit, VB2=0.7+0.2=0.9, la jonction base metteur conduit aussi, Q2 ne fonctionne pas en transistor, les deux jonctions conduisent dans le sens direct, il en rsulte : - VB3 = 0.2 V Q3 bloqus, - VB4 = 0.2V Q3 bloqus La sortie est donc isole, = haute

impdance.. III.4.14 Porte entre Trigger de Schmitt

Ces portes prsentent deux seuils de basculement comme le montre Fig. Fig. III.15. Grce une structure de contre raction positive les basculements sont quasiment instantans. Les portes trigger de Schmitt trouvent de nombreuses applications comme la mise en forme des signaux, retardateur d'impulsions, largisseur d'impulsions, oscillateurs...

Vcc

RL

A

B

S

VL

IL

RL

Fig. III.11 : pullup resistor Fig. III.12 : ET cabl

"L" HZ "H" HZ Fig. III.13 : Portes 3 tats

R1 R2 R4

R3

4K 1.6K 130

D3

1K

Q1 Q2Vi1 Vo

Vcc=5V

Q3

Vi2Q4

D1 D2

Q5

Vc

Fig. III.14 : Porte Nand Avec sortie 3 tats

1

2

3

4

0.4 0.8 1.2 1.6 2

Vi

Vo

Fig. III.15 : courbe de transfert d'un trigger de schmitt TTL


III.4.14.1 Retardateur d'impulsion

R=100k

C=100nVe Vs

0.8

1.6

Calculer la dure introduite par le retardateur

Fig. III.16 : retardateur d'impulsion

III.4.15 Variante TTL Schottky ou TTL-S

La diode Schottky est une diode jonction mtal semi-conducteur, elle a un seuil de conduction de 0.3V et un temps de commutation trs faible. Elle possde la proprit de limiter laccumulation des porteurs de charges au voisinage de la jonction PN. Les temps de changement dtat (passant-bloqu et bloqu-passant) sen trouvent donc fortement diminus.

Son utilisation comme diode de dsaturation des transistors amliore nettement les performances temporelles. Un transistor Schottky est un transistor sur lequel on a rajout une diode Schottky en // sur la jonction base collecteur.

Quand le transistor tend vers la saturation, VBE=0.7V et VCE diminue vers 0.2V, ds qu'elle atteint 0.4V, la diode Schottky conduit et freine la saturation par un effet de contre raction ngative car, si la saturation continue, VCE diminue, donc VBE=VCE+VD diminue aussi, ce qui diminue la conduction du transistor. VCE reste voisin de 0.4V, on empche ainsi le transistor de se saturer, cela vite le stockage des charges dans la base et de ce fait, on diminue le temps de commutation.

L'emploi des diodes et des transistors Schottky a donn naissance la srie TTL-S dont la porte lmentaire est illustre sur la figure. Elle a un temps de propagation de seulement 3 ns, mais l'utilisation de rsistances de faibles valeurs porte la consommation 23 mW.

La structure (R3, R4,Q5) dite LSD (Limited Saturation device) limite le courant de base de Q6 pour en acclrer la commutation. En effet le courant qui arrive de Q2 se partage entre Q5 et Q6, en effet si IB6 VB6 IB5 IC5 IB6 C'est une sorte de contre raction ngative.

Fig. III.17 : Porte Schottky 74S00

R1

R2 R6

2.8K

50

Vi1 Vo

Vcc=5V

Vi2

D2

Q4

Q5

Q1 Q2

Q3

D1R4

R5 3.5k

R3

900

500 250

Q6


III.4.16 Variante TTL Low Pwer Schottky ou TTL-LS Pour rgler le problme de consommation de

la technologie TTL S, on effectue un mixage avec le principe de la basse consommation des TTL L. Le rsultat est la technologie TTL LS qui joue "sur les deux tableaux" de la consommation et de la vitesse. La structure correspondante est illustre sur la figure Fig. III.18. On remarquera une complexit accrue de la structure. Cette technologie restait cependant jusqu il y a encore peu de temps la TTL la plus utilise.

Notons que des versions de cette porte avec un transistor Schottky multimetteur l'entre existent.

Cette srie amliore considrablement les caractristiques de la srie TTL-Standard, pour un mme temps de propagation (10 ns), elle ne consomme que 2mW.

La caractristique de transfert est illustre sur la figures D1 et D2 (du constructeur) et la

variation de la tension de sortie en fonction du courant de sortie est illustre sur les figures D3 et D5.

Voici les valeurs typiques des courant de la famille TTL LS :

IILmax = 0.4 mA IOLmax = 8 mA Sortance = 20 IIHmax = 20 A ICCHtyp = 0.8mA ICCLtyp = 2.4 mA

Remarque : IOHmax n'est en gnral pas prcis, d'aprs la courbe D5 du constructeur, On peut

adopter une valeur de 25 mA pour IOHmax III.4.17 Variantes TTL avance AS et ALS

Drives des technologies prsentes prcdemment, les technologies avances Advanced Schottky et Advanced low power Schottky (A pour advanced) mettent en oeuvre les progrs rcent (fin des annes 80) en matire de circuits intgrs bipolaires. III.4.18 Variante TTL-F ou TTL Fast

Dans le souci toujours plus marqu de favoriser la rapidit des composants (toujours plus vite !), la technologie F (F pour fast) apporte sa contribution par lemploi de transistors bipolaires plus rapides que la srie S avec une consommation 5 fois plus faible environ.

R1 R2 R3

R4

20K 8K 120

1.5k

Vi1

Vo

Vcc=5V

Vi2

D1

D2

D4

Q4

Q5

Q1

Q2

Q3

D3

R63k

12k

R7 4k

R5

Fig. III.18 : Porte Nand 74LS00


III.4.19 Performances typiques de la technologie bipolaire

74 74S 74LS 74AS 74ALS

VILmax 0.8 0.8 0.8 0.8 0.8 VIHmin 2 2 2 2 2 VOLmax 0.4 0.5 0.5 0.5 0.5 VOHmin 2.4 2.7 2.7 2.7 2.5 Tp (ns) 10 3 9.5 1.5 4 Pd (mW) 10 19 2 8.5 1 IILmax (mA) 1.6 2 0.4 0.5 0.2 IIHmax (A) 40 50 20 20 20 IOLmax (mA) 16 20 8 8 8 IOHmax 0.4 1 0.4 2 0.4 Icch(typ, mA) 1 2.5 0.2 0.125 0.5 Iccl(typ, mA) 3 5 0.8 0.375 1.5 Fmax (Mhz) 35 125 40 200 70

III.4.20 Caractristiques de sortie de quelque famille TTL

Fig. III.19 : Tension de sortie VOH en fonction du courant de sortie IOH

Fig. III.20 : Tension de sortie VOL en fonction du courant de sortie IOL

LS

0 50 100 150 IOL(mA)

STD

S

ALS

AS 1

2

3

4

VOL(V)

0

LS

S

ALS

5 10 15

1STD

AS

IOH(mA)

2

3

VOH(V)

4


III.5 Les Familles CMOS (Complementary MOS)

La famille CMOS prsente la caractristique que chaque tage est constitu d'un MOSFET canal n et d'un MOSFET canal p. Cette famille aussi est constitue de plusieurs sries :

Serie 4000 ou srie C : CMOS standard (l'anctre) AC : advanced CMOS ACT : advanced CMOS compatible TTL HC : High-Speed CMOS Logic HCT : High-Speed CMOS Logic compatible TTL AHC : Advanced High-Speed CMOS Logic AHCT : Advances High-Speed CMOS Logic compatible TTL BCT : BiCMOS technology ABT : Advanced BiCMOS LV : Low Voltage HCMOS Technology

LVC : Low Voltage CMOS

ALVC : Advanced Low Voltage CMOS

LVT : Low Voltage Technology

ALVT : Advanced Low Voltage Technology

ALB : Advanced Low voltage BiCMOS

CBTLV : Low Voltage Bus Switches (Crossbar technology)

III.5.1 Srie 4000

Nous allons commencer par tudier la srie 4000, c'est la srie qui est apparue la premire. A titre d'exemple le circuit CD4011B est la rfrence du botier contenant 4 portes Nand deux entres. Le suffixe B indique que les portes comportent un buffer en sortie, nous y reviendrons plus tard dans ce document.

La figure Fig. III.21 rappelle les conditions de conduction et de blocage des MOS-FET

enrichissement utiliss.

Fig. III.21 : Caractristiques d'un MOS enrichissement

III.5.1.1 Alimentation Les circuits de la famille CMOS ne sont pas forcment aliments entre une tension positive

fixe et la masse comme c'est le cas de la famille TTL, ils peuvent tre aliments entre une tension VDD et VSS quelconques en respectant les limites suivantes 3V < VDD-VSS < 18V. Les niveaux logiques haut et bas seront dfinis ultrieurement avec plus de prcision mais on peut dj dire que VOH VDD et VOL VSS.

D

S

B G

D

S

B G

Canal n Canal p

ID

V GB VTH

ID

V GB VTH

V GS V TH< OFFV GS V TH>> ON V GS V TH OFF


III.5.1.2 Temprature de fonctionnement La plage de temprature de fonctionnement est :

[-40 , 85]C pour la srie commerciale [-55,125]C pour la srie militaire.

III.5.1.3 Porte lmentaire de la famille CMOS C'est l'inverseur reprsent sur la figure Fig. III.22 Vi = "L" = Vss

VGS1 = - (VDD-VSS) < -3V Q1 Conducteur VGS2 0 Q2 Bloqu

Vo = VOH =VDD

Vi = "H" = VDD

VGS1 0 Q1 Bloqu VGS2 = (VDD-VSS) > 3V Q2 Conducteur

Vo = VOL = VSS

III.5.1.4 Caractristique de transfert

La tension de transition des circuits CMOS est de

l'ordre de 2

SSDDT

VVV += . Le circuit CMOS que nous

venons de voir ne possde pas un gain trs lev, par consquent, la caractristique de transfert n'est pas trs raide dans la rgion de transition (Erreur ! Source du envoi introuvable.). Des versions "bufferises" sont disponibles, sur ces circuits, on a rajout un amplificateur (buffer) deux tage la sortie (Fig. III.23), l'amplification dans la rgion de transition passe de 15 (sans buffer) 2500 (avec buffer).

Si les portes sans buffer ont une caractristique

de transfert non idale ce qui diminue leur immunit au bruit, elles ont l'avantage d'avoir un meilleur temps de propagation puisque constitues d'un seul tage. Un autre avantage de ces portes, est que si on les utilise en linaire pour raliser des amplificateurs ou des oscillateurs, la faiblesse du gain se manifeste par une stabilit accrue et des signaux de sortie plus "propres." III.5.1.5 Portes NAND et NOR

On obtient les deux portes de base NAND et NOR en connectant les transistors MOS-FET soit en srie soit en parallle. Pour la porte NAND (fig. 3.19a), il suffit qu'une entre soit "L" pour que la sortie soit "H" car Q1 et Q2 en // 'OU'. Pour que la sortie soit

V DD

V SS

V i V o

Q1

Q2

Fig. III.22 : Inverseur CMOS

VDD

VSS

Vi Vo

Q1

Q2

Buffer

Fig. III.23 : Inverseur CMOS avec Buffer

Vdd

Vss

Vo

Vi

sans buffer

avec buffer

VT


"L" il faut que les deux entres soient "H" car Q3 et Q4 en srie 'ET'. Pour la porte NOR (fig. 3.19b), il suffit qu'une entre soit "H" pour que la sortie soit "L" et il faut que les deux entres soit "L" pour que la sortie soit "H".

VSS

Vi1Vo

Vi2

Vi1

VDDVDD

VSS

Vo

Q1 Q2

Q3

Q4

Q1

Q2

Q3 Q4

Vi2

Fig. III.24 : Porte NAND CMOS Fig. III.25 : Porte NOR CMOS

III.5.2 Porte analogique

VDD

VsaQ1

Q2

VeaVSS

C

VDD

Documents

ElectroniqueNumerique.pdf