22
ExCompteurs 1 JFA05 Exercices de Compteurs A). Exercices sur les compteurs Asynchrones : I ). Exercice 1 : Donnez la succession des états du compteur suivant, celui-ci étant supposé à (000) 2 au départ. NB : on pensera à regarder les états non prévus dans le cycle. II ). Exercice 2 : Donnez la succession des états du compteur suivant, celui-ci étant supposé à (000) 2 au départ. NB : on pensera à regarder les états non prévus dans le cycle. III ). Exercice 3 : On considère un compteur asynchrone comptant suivant le code binaire pur, dont le schéma est donné ci-dessous :

Exercices de Compteurs - jfalycee.free.frjfalycee.free.fr/IMG/pdf_ExCompteur.pdf · Un circuit de décodage commande une autre bascule afin de mettre en évidence les états transitoires

  • Upload
    lamkiet

  • View
    217

  • Download
    0

Embed Size (px)

Citation preview

ExCompteurs 1 JFA05

Exercices de Compteurs

A). Exercices sur les compteurs Asynchrones :

I ). Exercice 1 :

Donnez la succession des états du compteur suivant, celui-ci étant supposé à (000)2 au départ.

NB : on pensera à regarder les états non prévus dans le cycle.

II ). Exercice 2 :

Donnez la succession des états du compteur suivant, celui-ci étant supposé à (000)2 au départ.

NB : on pensera à regarder les états non prévus dans le cycle.

III ). Exercice 3 :

On considère un compteur asynchrone comptant suivant le code binaire pur, dont le schéma est donné ci-dessous :

ExCompteurs 2 JFA05

Un circuit de décodage commande une autre bascule afin de mettre en évidence les états transitoires existants dans ce type de compteur. Toutes les bascules étant initialisées à 0, quel sera l’état de chaque bascule après chacune des 16 impulsions d’horloge ?

IV ). Exercice 4 :

Effectuer la synthèse d’un compteur asynchrone par la méthode du rebouclage asynchrone.

o Modulo 5,

o Modulo 6,

o Modulo 10,

o Modulo 12.

V ). Exercice 5 :

Donnez le cycle de comptage du schéma suivant :

S1J

1K R

C1

4

3

1

2

15

6

5

H

VCC

Qa

S1J

1K R

C1

4

3

1

2

15

6

5

Qb

VCC

VCC

Qc

&U7A

7408

12 3VCC

VCC

Qd

S1J

1K R

C1

4

3

1

2

15

6

5

VCCVCC

VCC

S1J

1K R

C1

4

3

1

2

15

6

5

N.B. : Prévoir tous les cas.

ExCompteurs 3 JFA05

VI ). Exercice 6 :

Donnez le cycle de comptage du schéma suivant :

VCC

&

VCC

14 12

1

3 13

J Q

CLK

K Q

14 12

1

3 13

J Q

CLK

K Q

QB

VCC

VCC

14 12

1

3 13

J Q

CLK

K Q

QDQA

14 12

1

3 13

J Q

CLK

K Q

QC

Ck

N.B. : Prévoir tous les cas.

B). Exercices sur les compteurs Synchrones :

I ). Exercice 1 :

ExCompteurs 4 JFA05

C). Exercice 10 :

I ). Donnez le diagramme des états des compteurs suivants :

74161 : Compteur - Décompteur binaire synchrone avec load synchrone et clear asynchrone,

74163 : Compteur - Décompteur binaire synchrone avec load synchrone et clear synchrone,

74169 : Compteur - Décompteur binaire synchrone avec load synchrone et sans clear.

1°). Schéma N°1 :

ExCompteurs 5 JFA05

2°). Schéma N°2 :

ExCompteurs 6 JFA05

3°). Schéma N°3 :

ExCompteurs 7 JFA05

II ). Faire la synthèse d’un Compteur – Décompteur synchrone modulo 3 tel que :

Si C=0 Décompteur Si R=1 Remise à 2 si C=0 Si B=1 Blocage du

Si C=1 Compteur Si R=1 Remise à 0 si C=1 Compteur-Décompteur

ExCompteurs 8 JFA05

D). Exercice 2 : Compteur programmable :

On considère un compteur 4 bits synchrone. Il dispose de deux commandes synchrones d’autorisation de comptage et de remise à zéro qui agissent selon la table suivante :

CE CLR/ Fonctionnement :

1 1 Comptage

0 1 Mémoire

X 0 Mise à 0 à l’impulsion d’horloge suivante

Le compteur étant initialisé à 0, quelle est la séquence effectuée en effectuant les rebouclages suivants ? On vérifiera les états qui ne sont pas dans le cycle.

ExCompteurs 9 JFA05

E). Exercice 3 :

Avec le compteur précédent, on veut obtenir le fonctionnement suivant :

Soit une commande C :

Si C=0 ; le compteur termine le cycle en cours et s’arrête de compter lorsque le compteur atteint 15.

Si C=1 ; le compteur étant à 15, il permet de recommencer un nouveau cycle. Le compteur n’étant pas à 15, C n’a pas d’effet sur le cycle.

Proposer un schéma pour réaliser ce système.

ExCompteurs 10 JFA05

F). Exercice 4 :

A l’aide du compteur commercialisé sous la référence 74191 et dont un chronogramme est donné ci-dessous :

a) Réaliser un dispositif délivrant une impulsion toutes les 5 impulsions d’horloge.

b) Même question pour obtenir une impulsion toutes les 6 impulsions d’horloge.

c) Même question pour obtenir une impulsion toutes les 12 impulsions d’horloge.

ExCompteurs 11 JFA05

Problème de compteur

Le système ci-dessous utilise un compteur synchrone à chargement synchrone dont les caractéristiques sont données en annexes. Le signal logique d'entrée E est un signal carré de période T << RC ; S est le signal de sortie.

1°) On suppose que les inverseurs I1 et I2 introduisent chacun un délai de commutation << T. Dessinez les chronogrammes de E, X, et H ; montrer que cette partie du système réalise un doubleur de fréquence.

2°) Quel est l'état des sorties QA, QB, QC, QD à la mise sous tension.

3°) Donnez le diagramme des états du compteur, puis dessiner le signal S. Quelle est la période du signal de sortie ?

4°) Quelles modifications faut-il apporter à ce montage pour que le système réalise une division de fréquence par 5 ?

E

S

4

5 6

7 10 9 2 1

15

3 4 5 6

14131211

1

2 3

1 2 3 4

1

2 3 5 6

VCC

R

C

U4B

7408

U1

74LS163

VCC

U3A

7486

U2A

04

U2B

04VCC U4A

7408

U2C

04

LOAD

H

X

ABCD

QAQBQCQD

ExCompteurs 12 JFA05

CORRECTION EXERCICES

A). Exercices sur les compteurs Asynchrones :

I ). Exercice 1 :

Donnez la succession des états du compteur suivant, celui-ci étant supposé à (000)2 au départ.

NB : on pensera à regarder les états non prévus dans le cycle.

(Q0Q1Q2)t=0=0002

Après une impulsion d’horloge (Q0Q1Q2)t=0=0012

Après la deuxième impulsion d’horloge (Q0Q1Q2)t=0=0102

Après la troisième impulsion d’horloge (Q0Q1Q2)t=0=0112

Après la quatrième impulsion d’horloge (Q0Q1Q2)t=0=1002

Après la cinquième impulsion d’horloge (Q0Q1Q2)t=0=0002 et le cycle recommence.

Pour (Q0Q1Q2)t=0=1012 , après une impulsion, on a (Q0Q1Q2)t=0=0102

Pour (Q0Q1Q2)t=0=1102 , après une impulsion, on a (Q0Q1Q2)t=0=0102

Pour (Q0Q1Q2)t=0=1112 , après une impulsion, on a (Q0Q1Q2)t=0=0102 ?

ExCompteurs 13 JFA05

t

Q0

Clk

Q2

tQ1

t

t

II ). Exercice 2 :

Donnez la succession des états du compteur suivant, celui-ci étant supposé à (000)2 au départ.

NB : on pensera à regarder les états non prévus dans le cycle.

(Q0Q1Q2)t=0=0002

Après une impulsion d’horloge (Q0Q1Q2)t=0=0012

Après la deuxième impulsion d’horloge (Q0Q1Q2)t=0=0102

Après la troisième impulsion d’horloge (Q0Q1Q2)t=0=1002

Après la quatrième impulsion d’horloge (Q0Q1Q2)t=0=1012

Après la cinquième impulsion d’horloge (Q0Q1Q2)t=0=1102

Après la sixième impulsion d’horloge (Q0Q1Q2)t=0=0002 et le cycle recommence.

III ). Exercice 3 :

On considère un compteur asynchrone comptant suivant le code binaire pur, dont le schéma est donné ci-dessous :

ExCompteurs 14 JFA05

Un circuit de décodage commande une autre bascule afin de mettre en évidence les états transitoires existants dans ce type de compteur. Toutes les bascules étant initialisées à 0, quel sera l’état de chaque bascule après chacune des 16 impulsions d’horloge ?

IV ). Exercice 4 :

Effectuer la synthèse d’un compteur asynchrone par la méthode du rebouclage asynchrone.

o Modulo 5,

o Modulo 6,

o Modulo 10,

o Modulo 12.

V ). Exercice 5 :

Donnez le cycle de comptage du schéma suivant :

S1J

1K R

C1

4

3

1

2

15

6

5

H

VCC

Qa

S1J

1K R

C1

4

3

1

2

15

6

5

Qb

VCC

VCC

Qc

&U7A

7408

12 3VCC

VCC

Qd

S1J

1K R

C1

4

3

1

2

15

6

5

VCCVCC

VCC

S1J

1K R

C1

4

3

1

2

15

6

5

N.B. : Prévoir tous les cas.

ExCompteurs 15 JFA05

VI ). Exercice 6 :

Donnez le cycle de comptage du schéma suivant :

VCC

&

VCC

14 12

1

3 13

J Q

CLK

K Q

14 12

1

3 13

J Q

CLK

K Q

QB

VCC

VCC

14 12

1

3 13

J Q

CLK

K Q

QDQA

14 12

1

3 13

J Q

CLK

K Q

QC

Ck

N.B. : Prévoir tous les cas.

On a affaire à un compteur modulo 10 :

.

21t

Ck

t

t

.

4

t

..

7

t

2

.

t

.

8

.

1

. .

QA

QC

3

QB

QC.QB.QA

5

.

6

QC

0

..

0 9

.

B). Exercices sur les compteurs Synchrones :

I ). Exercice 1 :

C). Exercice 10 :

I ). Donnez le diagramme des états des compteurs suivants :

74161 : Compteur - Décompteur binaire synchrone avec load synchrone et clear asynchrone,

74163 : Compteur - Décompteur binaire synchrone avec load synchrone et clear synchrone,

74169 : Compteur - Décompteur binaire synchrone avec load synchrone et sans clear.

ExCompteurs 16 JFA05

1°). Schéma N°1 :

ExCompteurs 17 JFA05

2°). Schéma N°2 :

ExCompteurs 18 JFA05

3°). Schéma N°3 :

ExCompteurs 19 JFA05

II ). Faire la synthèse d’un Compteur – Décompteur synchrone modulo 3 tel que :

Si C=0 Décompteur Si R=1 Remise à 2 si C=0 Si B=1 Blocage du

Si C=1 Compteur Si R=1 Remise à 0 si C=1 Compteur-Décompteur

ExCompteurs 20 JFA05

D). Exercice 2 :

a)

01

3

4

14

12

10

7

5

13

11

98

15

2

6

b)

ExCompteurs 21 JFA05

01

3

4

14

12

10

7

5

13

11

98

15

2

6

c)

01

3

4

14

12

10

7

5

13

11

98

15

2

6

ExCompteurs 22 JFA05

d)

01

3

4

14

12

10

7

5

13

11

98

15

2

6

II ). Exercice 3 :