RIGLET Aurélie MIQ 3 & ROGNON Vincent Pour le 22/11/2006

I. La cellule mémoire de base.

(i) Table de vérité Cette table de vérité nous permet d’affirmer que la bascule simulée est une bascule RS.

II. Etude d’un détecteur de front 1)

S R Q /Q

0 0 Qn-1 /Qn-1

1 0 1 0

0 1 0 1

1 1 Indésirable Tableau 1: Table de vérité de la bascule

Tp

A B C

Figure 2 : Chronogramme du détecteur de front montant

Figure 1 : Schéma de la bascule étudiée

Electronique Numérique -TP2- Nov.06

3) On remarque sur le chronogramme précédent que pour pouvoir détecter un front descendant il suffit de détecter le moment ou A et B sont à l’état bas. Pour cela cependant, il ne faut pas comme on pourrait le croire mettre une porte NON ET entre A et B. En effet, si l’on insère une porte NON ET alors C serait à l’état haut lorsque A=0 et B=1 et vice-versa. Par contre si l’on utilise une porte NON OU alors là C sera à l’état haut uniquement quand A et B sont à 0. C’est-à-dire ici juste après le front montant. On remarque que le système détecte bien les fronts descendants.

III. Bascule synchrone

(i) Conception d’une bascule synchrone

A B C

Figure 3 : Chronogramme du détecteur de fronts descendants

Figure 4 : Réalisation d’une bascule synchrone à partir des éléments précédents

Electronique Numérique -TP2- Nov.06

(ii) Réalisation d’une bascule synchrone avec initialisation

La partie de la bascule réalisée inscrite dans le cadre A, utilise un porte NOR à 3 entrées afin d’effectuer les mêmes fonctions qu’une bascule RS avec en plus la 3ième entrées permettant de rendre prioritaire la fonction RaU. La partie B permet d’informer la sortie Q qu’une remise à un a été effectuée, ce qui a pour conséquence d’éviter un état indésirable grâce à la porte NOR à 3 entrées qui a aussi en plus la même fonction de priorité mais cette fois-ci pour RaZ.

IV. Etude d’autres bascules

(i) Tables de vérités a- Bascule D

D CLK Q /Q

0 0 1

1 1 0 Tableau 2: Table de vérité d'une bascule D

A

B

Figure 5:Schéma d'une bascule asynchrone avec initialisation

Electronique Numérique -TP2- Nov.06

b- Bascule JK c- Bascule RS

(ii) Schéma interne d’une bascule JK

J K Q /Q

0 0 Qn-1 /Qn-1

0 1 0 1

1 0 1 0

1 1 /Qn-1 Qn-1

X X Sans Front Qn-1 /Qn-1 Tableau 3: Table de vérité d'une bascule JK

S R Q /Q

0 0 Qn-1 /Qn-1

1 0 1 0

0 1 0 1

1 1 Indésirable Tableau 4: Table de vérité d'une bascule RS

Figure 6: Schéma interne d'une bascule JK

Electronique Numérique -TP2- Nov.06

Afin de pouvoir obtenir la fonction mémoire inverse dans le cas J=K=1, le montage ici permet de prendre en compte l’état des sorties en les bouclant à l’entrée de la bascule grâce à des portes NAND 3 entrées.

(iii) Schéma interne d’une bascule D

On se rend compte d’après les tables de vérité que pour une bascule les états de mémoire n’interviennent. C’est-à-dire que seul les états ou J et K sont complémentaires. C’est pourquoi, afin de ne tenir compte que de ces états, on relie J et K et on insère un inverseur devant l’une des portes NAND afin que J et K ne soit jamais égaux. D’où cette structure. Remarque : On peut également obtenir une bascule D directement à partir d’une bascule RS.

Figure7: Structure interne d'une bascule D