Embed Size (px)
Citation preview
FI 8 - 21 octobre 2003 ndash page 10 FI 8 - 21 octobre 2003 ndash page 11
Pourquoi faire simple alors qursquoil est si facile de tout compliquer Pourquoi
reacuteveiller les vieux deacutemons et sans cesse tenter de (re)creacuteer son propre processeur
Quelques reacuteflexions plus loin et nous voici embarqueacutes dans le projet MCL
Genegravese
En fait le veacuteritable point de deacutepart nous est venu par lrsquoobservation de la situation dans le controcircle de processus Les deacuteveloppeurs ont mis durant deux deacutecennies toute leur ingeacuteniositeacute agrave complexifier ce qui peut lrsquoecirctre A la base il y avait lrsquoautomate seacutequentiel programmable La machine agrave tisser Jacquard en est drsquoailleurs lrsquoarcheacutetype Quels sont les besoins Pour deacutevelopper un automate il faut un langage de haut niveau un assembleur (produit le code machine) un interpreacuteteur de commandes un compilateur un deacutebogueur un exeacutecuteur de tacircches
Certains diront laquoet encore un systegraveme drsquoexploitationraquoLes progregraves foudroyants de la technologie aidant peu
drsquoefforts ont eacuteteacute entrepris pour rendre le concept plus efficace A chaque geacuteneacuteration les gains en puissance de calcul et en place meacutemoire sont tels que toute optimisation est un luxe dont on ne peut payer le prix
Conseacutequence pour eacutequiper deux ou trois systegravemes drsquoaxes drsquoune machine X il vous en coucirctera une petite fortune Des bacirctis des paniers des cartes processeurs des cartes drsquointerface toutes proprieacutetaires Et les outils informatiques de deacutevelop-pement Il en va de mecircme avec le confort que lrsquoon sait agrave chaque release du systegraveme drsquoexploitation
Mais combien drsquooutils ou de meacutethodes diffeacuterentes faut-il pour tout ccedila
Un concept existe simple la machine virtuelleUne machine virtuelle est baseacutee sur lrsquoideacutee de contenir un
dictionnaire des commandes disponibles au deacutepart Le seul travail de programmation consiste agrave ajouter de nouvelles deacutefinitions dans le dictionnaire Ces nouveaux programmes sont construits agrave lrsquoaide des mots preacuteceacutedemment connus de la machine virtuelle
Par nature la machine virtuelle est capable drsquoexeacutecuter une commande (interpreacuteteur) ou de creacuteer une nouvelle commande (compilateur)
Cependant une machine virtuelle doit ecirctre impleacutementeacutee sur un processeur reacuteel Le maillon faible Nous voici donc agrave lrsquoobjectif du projet MCL Concevoir un processeur minimal dont le jeu drsquoinstructions corresponde au jeu basique de la machine virtuelle Ainsi la derniegravere transposition le dernier intervalle entre la machine virtuelle et le processeur nrsquoexiste plus La machine virtuelle est directement impleacutementeacutee sur un processeur ad hoc
fig1 ndash La machine virtuelle le coeur informatique entre le processeur et le monde reacuteel
Les choix
Une ambition adapteacutee aux ressources constitue le deacutebut de la sagesse Nous sommes les 10rsquo000egravemes pour le moins agrave nous lancer dans la modeacutelisation drsquoun processeur Cela nrsquoa donc un inteacuterecirct que si le fruit de ce travail nous apporte une meilleure expertise en modeacutelisation VHDL1 dans la maicirctrise des outils de conception eacutelectronique
(design flow) en connaisance approfondie des circuits de logique pro-
grammable (FPGA2)
Mini-Control (MCL)Une machine virtuelle sur un processeur minimal
Dominique Rhecircme dominiquerhemeeifch EIA-FRMichel Bovet michelboveteifch EIA-FRABMI SALouis Schmitt louisschmitteifch EIA-FRLaurent Foubes et JPB communauteacute Internet
1 VHDL (Very high speed integrated circuits Hardware Description Langage) est un langage de description mateacuterielle pour les circuits eacutelectro-niques
2 FPGA (Field Programmable Gate Array) est un circuit numeacuterique programmable par lrsquoutilisateur eacutequivalent agrave plusieurs dizaines de milliers de portes logiques
FI 8 - 21 octobre 2003 ndash page 12 FI 8 - 21 octobre 2003 ndash page 13
dans lrsquousage de la machine vir-tuelle FORTH par ailleurs abon-damment utiliseacutee au laboratoire drsquoautomatique du deacutepartement de meacutecanique de lrsquoEIA-FR
En conseacutequence le choix de la structure du processeur se porte sur la variante de machine dite agrave pile (stack processor) Ces processeurs simples on eacuteteacute largement deacutecrits et mecircme parfois reacutealiseacutes sur silicium
Celui qui sait utiliser une calcu-latrice fonctionnant en notation dite polonaise inverse a deacutejagrave compris les avantages de lrsquousage drsquoune pile de don-neacutee pour enchaicircner les opeacuterations Ce concept simplifie les flux de donneacutees (tous les opeacuterandes passent par la pile) et permet de reacutealiser un processeur avec un jeu reacuteduit drsquoinstructions toutes exeacutecutables en un seul cycle-machine Crsquoest donc un RISC
Enfin cette structure convient preacute-ciseacutement aux opeacuterations de base de la machine virtuelle forth MCL a ainsi un jeu de 31 instructions qui corres-pondent aux commandes basiques de la machine virtuelle
Modeacutelisation VHDL et impleacutementation
La modeacutelisation du processeur agrave pile a eacuteteacute meneacutee agrave bien gracircce agrave lrsquoenvironnement de deacuteveloppement HDL-Designer de Mentor Graphics (encore appeleacute Renoir au moment des faits) Malgreacute les apparences fort peu drsquoeacuteleacutements ont eacuteteacute modeacuteliseacutes graphi-quement tout au plus les assemblages des blocs principaux
Lrsquoessentiel du modegravele a eacuteteacute eacutecrit en VHDL et crsquoest sous cette forme qursquoil est maintenu depuis deux ans
Lrsquoimpleacutementation du processeur nrsquoa pas fait lrsquoobjet de trop drsquoheacutesitations Le deacutemarrage du projet a coincideacute avec la sortie de la famille SPARTAN II de Xilinx1 Nous nrsquoavions utiliseacute ce produit qursquoune seule fois auparavant il eacutetait temps drsquoy deacutecouvrir les nouvelles fonctions promises blocs de gestion drsquohorloge (DLL) blocs de meacutemoire configurable agrave double port etc Les premiegraveres estimations de surface nous font pencher pour le modegravele XC2s50 crsquoest agrave dire une FPGA de complexiteacute de 50rsquo000 portes environ
La meacutemoire fait aussi lrsquoobjet drsquoune attention soutenue Par compromis nous fixons la largeur des donneacutees agrave 16 bits Finalement le systegraveme minimal sera doteacute de 512 mots
RAM et de 512 mots de Boot-ROM internes agrave la FPGA de 512 kMots de SRAM et de 512 kMots de Flash externes Le contenu de la meacutemoire ROM est inclus dans le fichier de configuration de la FPGA et par un artifice est aussi utilisable lors de la simulation fonctionnelle
Un processeur tout seul ne suffit geacuteneacuteralement pas Outre la meacutemoire une interface pour une liaison seacuterie (UART) et un circuit temporisateur (timer) on eacuteteacute ajouteacutes La meacutethodologie adopteacutee est un exemple certes modeste de deacuteveloppement system on chip (SoC)
1 A la date de parution de cet article nous nous trouvons pratiquement dans la mecircme situation avec la nouvelle famille Spartan III techno-logie 90 nm introduite au printemps 2003
fig 2 ndash Lrsquoarchitecture du stack-processor Les deux piles (Data stack et Return stack) et la meacute-
moire sont les principaux blocs
Mini-Control (MCL) une machine virtuelle sur un processeur minimal
fig 3 ndash La repreacutesentation top-level du processeur dans lrsquoenvironnement HDL- Designer de Men-
tor Graphics
FI 8 - 21 octobre 2003 ndash page 12 FI 8 - 21 octobre 2003 ndash page 13
Machine virtuelle FORTH avec noyau temps reacuteel
La machine virtuelle Forth agrave impleacutementer dans le sys-tegraveme fut pratiquement livreacutee cleacute en main par un passionneacute recontreacute au hasard de la navigation Internet JPB avait par le passeacute fait ce travail pour eacutequiper un systegraveme baseacute sur un processeur 68000 (voir lien Web) Il en a donc fourni une adaptation pour Mini-Control
De faccedilon basique la machine virtuelle se pilote au travers drsquoun hyperterminal via le lien seacuterie eacutevoqueacute plus haut De sa fenecirctre il est possible de donner des commandes (interpreacute-teur) drsquoen fabriquer de nouvelles (compilateur) directement ou par teacuteleacutechagement drsquoun fichier source La machine vir-tuelle comprend notamment un gestionnaire de fichier qui utilise une partie de la meacutemoire flash (comme un flash-disk) et surtout un gestionnaire de tacircches temps reacuteel
Cette derniegravere caracteacuteristique est particuliegraverement importante dans le controcircle de processus En effet toutes les reacutegulations par calculateur font appel agrave des algorithmes eacutechantillonneacutes Merci la transformeacutee en z
Etendre le dictionnaire de la machine virtuelle vers le haut nrsquoest plus une tacircche mais un jeu Crsquoest en tout cas ce que deacutemontrent les habitueacutes de ce concept A peine lrsquointerface pour la souris et pour lrsquoeacutecran VGA impleacutementeacutes voilagrave en retour un environneemnt multi-fenecirctrage des deacutemos 3D Tetris et drsquoautres encore
Mais soyons seacuterieux MCL cadence docilement agrave 25 MHz au coeur du module drsquoeacutevaluation qui a marqueacute le point final du projet proprement dit Ce module drsquoeacutevaluation est une cible qui a deacutejagrave rendu de tregraves bon services dans nos laboratoires Par exemple pour la modeacutelisation de nouveaux peripheacuteriques CAN-bus USB pwm touch-screen
Vers le controcircle de processus
A ce stade la boucle est presque boucleacutee Un processeur minimal modeacuteliseacute et impleacutementeacute dans une FPGA modeste peut supporter une machine virtuelle simple et efficace Le fonctionnement irreacute-prochable du module drsquoeacutevaluation nous a confirmeacute cette hypothegravese Il reste cependant agrave deacutemontrer la validiteacute du concept dans une application indus-trielle en grandeur nature
Dans les prochains mois en effet MCL et sa machine virtuelle vont se reacuteincarner dans une platine qui sera elle aussi minimale (ce qui nrsquoest pas le cas du module drsquoeacutevaluation existant) De dimensions reacuteduites elle prendra place dans la glissiegravere drsquoun meacutecanisme dont il faudra controcircler la position Les consignes y seront transmises par liaison USB ainsi que toutes les modifications de paramegravetres ou changement drsquoalgorithme
La machine virtuelle a ceci de caracteacuteristique son principe drsquoinvariance Tous les objets sont traiteacutes de la mecircme faccedilon du plus simple au plus complexe de lrsquoinstruction au programme jusqursquoagrave la librairie toute entiegravere
Trop beau pour ecirctre vrai Il est probable que nous allons tout de mecircme y trouver quelques deacutefauts mais jusqursquoagrave preuve du contraire le rapport coucirct-efficaciteacute de MCL dans une application de controcircle de processus reste tregraves favorable
fig5 ndash Le module drsquoeacutevaluation MiniControl
ReacutefeacuterencesProjet MiniControl HES-SO Centre de compeacutetences
en systegravemes inteacutegreacutes No 00-3-1Machine virtuelle forth http jpbforthfreefr
Mini-Control (MCL) une machine virtuelle sur un processeur minimal
fig 4 ndash La machine virtuelle Mini-Control se pilote
au travers drsquoun hyperterminal
FI 8 - 21 octobre 2003 ndash page 12 FI 8 - 21 octobre 2003 ndash page 13
dans lrsquousage de la machine vir-tuelle FORTH par ailleurs abon-damment utiliseacutee au laboratoire drsquoautomatique du deacutepartement de meacutecanique de lrsquoEIA-FR
En conseacutequence le choix de la structure du processeur se porte sur la variante de machine dite agrave pile (stack processor) Ces processeurs simples on eacuteteacute largement deacutecrits et mecircme parfois reacutealiseacutes sur silicium
Celui qui sait utiliser une calcu-latrice fonctionnant en notation dite polonaise inverse a deacutejagrave compris les avantages de lrsquousage drsquoune pile de don-neacutee pour enchaicircner les opeacuterations Ce concept simplifie les flux de donneacutees (tous les opeacuterandes passent par la pile) et permet de reacutealiser un processeur avec un jeu reacuteduit drsquoinstructions toutes exeacutecutables en un seul cycle-machine Crsquoest donc un RISC
Enfin cette structure convient preacute-ciseacutement aux opeacuterations de base de la machine virtuelle forth MCL a ainsi un jeu de 31 instructions qui corres-pondent aux commandes basiques de la machine virtuelle
Modeacutelisation VHDL et impleacutementation
La modeacutelisation du processeur agrave pile a eacuteteacute meneacutee agrave bien gracircce agrave lrsquoenvironnement de deacuteveloppement HDL-Designer de Mentor Graphics (encore appeleacute Renoir au moment des faits) Malgreacute les apparences fort peu drsquoeacuteleacutements ont eacuteteacute modeacuteliseacutes graphi-quement tout au plus les assemblages des blocs principaux
Lrsquoessentiel du modegravele a eacuteteacute eacutecrit en VHDL et crsquoest sous cette forme qursquoil est maintenu depuis deux ans
Lrsquoimpleacutementation du processeur nrsquoa pas fait lrsquoobjet de trop drsquoheacutesitations Le deacutemarrage du projet a coincideacute avec la sortie de la famille SPARTAN II de Xilinx1 Nous nrsquoavions utiliseacute ce produit qursquoune seule fois auparavant il eacutetait temps drsquoy deacutecouvrir les nouvelles fonctions promises blocs de gestion drsquohorloge (DLL) blocs de meacutemoire configurable agrave double port etc Les premiegraveres estimations de surface nous font pencher pour le modegravele XC2s50 crsquoest agrave dire une FPGA de complexiteacute de 50rsquo000 portes environ
La meacutemoire fait aussi lrsquoobjet drsquoune attention soutenue Par compromis nous fixons la largeur des donneacutees agrave 16 bits Finalement le systegraveme minimal sera doteacute de 512 mots
RAM et de 512 mots de Boot-ROM internes agrave la FPGA de 512 kMots de SRAM et de 512 kMots de Flash externes Le contenu de la meacutemoire ROM est inclus dans le fichier de configuration de la FPGA et par un artifice est aussi utilisable lors de la simulation fonctionnelle
Un processeur tout seul ne suffit geacuteneacuteralement pas Outre la meacutemoire une interface pour une liaison seacuterie (UART) et un circuit temporisateur (timer) on eacuteteacute ajouteacutes La meacutethodologie adopteacutee est un exemple certes modeste de deacuteveloppement system on chip (SoC)
1 A la date de parution de cet article nous nous trouvons pratiquement dans la mecircme situation avec la nouvelle famille Spartan III techno-logie 90 nm introduite au printemps 2003
fig 2 ndash Lrsquoarchitecture du stack-processor Les deux piles (Data stack et Return stack) et la meacute-
moire sont les principaux blocs
Mini-Control (MCL) une machine virtuelle sur un processeur minimal
fig 3 ndash La repreacutesentation top-level du processeur dans lrsquoenvironnement HDL- Designer de Men-
tor Graphics
FI 8 - 21 octobre 2003 ndash page 12 FI 8 - 21 octobre 2003 ndash page 13
Machine virtuelle FORTH avec noyau temps reacuteel
La machine virtuelle Forth agrave impleacutementer dans le sys-tegraveme fut pratiquement livreacutee cleacute en main par un passionneacute recontreacute au hasard de la navigation Internet JPB avait par le passeacute fait ce travail pour eacutequiper un systegraveme baseacute sur un processeur 68000 (voir lien Web) Il en a donc fourni une adaptation pour Mini-Control
De faccedilon basique la machine virtuelle se pilote au travers drsquoun hyperterminal via le lien seacuterie eacutevoqueacute plus haut De sa fenecirctre il est possible de donner des commandes (interpreacute-teur) drsquoen fabriquer de nouvelles (compilateur) directement ou par teacuteleacutechagement drsquoun fichier source La machine vir-tuelle comprend notamment un gestionnaire de fichier qui utilise une partie de la meacutemoire flash (comme un flash-disk) et surtout un gestionnaire de tacircches temps reacuteel
Cette derniegravere caracteacuteristique est particuliegraverement importante dans le controcircle de processus En effet toutes les reacutegulations par calculateur font appel agrave des algorithmes eacutechantillonneacutes Merci la transformeacutee en z
Etendre le dictionnaire de la machine virtuelle vers le haut nrsquoest plus une tacircche mais un jeu Crsquoest en tout cas ce que deacutemontrent les habitueacutes de ce concept A peine lrsquointerface pour la souris et pour lrsquoeacutecran VGA impleacutementeacutes voilagrave en retour un environneemnt multi-fenecirctrage des deacutemos 3D Tetris et drsquoautres encore
Mais soyons seacuterieux MCL cadence docilement agrave 25 MHz au coeur du module drsquoeacutevaluation qui a marqueacute le point final du projet proprement dit Ce module drsquoeacutevaluation est une cible qui a deacutejagrave rendu de tregraves bon services dans nos laboratoires Par exemple pour la modeacutelisation de nouveaux peripheacuteriques CAN-bus USB pwm touch-screen
Vers le controcircle de processus
A ce stade la boucle est presque boucleacutee Un processeur minimal modeacuteliseacute et impleacutementeacute dans une FPGA modeste peut supporter une machine virtuelle simple et efficace Le fonctionnement irreacute-prochable du module drsquoeacutevaluation nous a confirmeacute cette hypothegravese Il reste cependant agrave deacutemontrer la validiteacute du concept dans une application indus-trielle en grandeur nature
Dans les prochains mois en effet MCL et sa machine virtuelle vont se reacuteincarner dans une platine qui sera elle aussi minimale (ce qui nrsquoest pas le cas du module drsquoeacutevaluation existant) De dimensions reacuteduites elle prendra place dans la glissiegravere drsquoun meacutecanisme dont il faudra controcircler la position Les consignes y seront transmises par liaison USB ainsi que toutes les modifications de paramegravetres ou changement drsquoalgorithme
La machine virtuelle a ceci de caracteacuteristique son principe drsquoinvariance Tous les objets sont traiteacutes de la mecircme faccedilon du plus simple au plus complexe de lrsquoinstruction au programme jusqursquoagrave la librairie toute entiegravere
Trop beau pour ecirctre vrai Il est probable que nous allons tout de mecircme y trouver quelques deacutefauts mais jusqursquoagrave preuve du contraire le rapport coucirct-efficaciteacute de MCL dans une application de controcircle de processus reste tregraves favorable
fig5 ndash Le module drsquoeacutevaluation MiniControl
ReacutefeacuterencesProjet MiniControl HES-SO Centre de compeacutetences
en systegravemes inteacutegreacutes No 00-3-1Machine virtuelle forth http jpbforthfreefr
Mini-Control (MCL) une machine virtuelle sur un processeur minimal
fig 4 ndash La machine virtuelle Mini-Control se pilote
au travers drsquoun hyperterminal
FI 8 - 21 octobre 2003 ndash page 12 FI 8 - 21 octobre 2003 ndash page 13
Machine virtuelle FORTH avec noyau temps reacuteel
La machine virtuelle Forth agrave impleacutementer dans le sys-tegraveme fut pratiquement livreacutee cleacute en main par un passionneacute recontreacute au hasard de la navigation Internet JPB avait par le passeacute fait ce travail pour eacutequiper un systegraveme baseacute sur un processeur 68000 (voir lien Web) Il en a donc fourni une adaptation pour Mini-Control
De faccedilon basique la machine virtuelle se pilote au travers drsquoun hyperterminal via le lien seacuterie eacutevoqueacute plus haut De sa fenecirctre il est possible de donner des commandes (interpreacute-teur) drsquoen fabriquer de nouvelles (compilateur) directement ou par teacuteleacutechagement drsquoun fichier source La machine vir-tuelle comprend notamment un gestionnaire de fichier qui utilise une partie de la meacutemoire flash (comme un flash-disk) et surtout un gestionnaire de tacircches temps reacuteel
Cette derniegravere caracteacuteristique est particuliegraverement importante dans le controcircle de processus En effet toutes les reacutegulations par calculateur font appel agrave des algorithmes eacutechantillonneacutes Merci la transformeacutee en z
Etendre le dictionnaire de la machine virtuelle vers le haut nrsquoest plus une tacircche mais un jeu Crsquoest en tout cas ce que deacutemontrent les habitueacutes de ce concept A peine lrsquointerface pour la souris et pour lrsquoeacutecran VGA impleacutementeacutes voilagrave en retour un environneemnt multi-fenecirctrage des deacutemos 3D Tetris et drsquoautres encore
Mais soyons seacuterieux MCL cadence docilement agrave 25 MHz au coeur du module drsquoeacutevaluation qui a marqueacute le point final du projet proprement dit Ce module drsquoeacutevaluation est une cible qui a deacutejagrave rendu de tregraves bon services dans nos laboratoires Par exemple pour la modeacutelisation de nouveaux peripheacuteriques CAN-bus USB pwm touch-screen
Vers le controcircle de processus
A ce stade la boucle est presque boucleacutee Un processeur minimal modeacuteliseacute et impleacutementeacute dans une FPGA modeste peut supporter une machine virtuelle simple et efficace Le fonctionnement irreacute-prochable du module drsquoeacutevaluation nous a confirmeacute cette hypothegravese Il reste cependant agrave deacutemontrer la validiteacute du concept dans une application indus-trielle en grandeur nature
Dans les prochains mois en effet MCL et sa machine virtuelle vont se reacuteincarner dans une platine qui sera elle aussi minimale (ce qui nrsquoest pas le cas du module drsquoeacutevaluation existant) De dimensions reacuteduites elle prendra place dans la glissiegravere drsquoun meacutecanisme dont il faudra controcircler la position Les consignes y seront transmises par liaison USB ainsi que toutes les modifications de paramegravetres ou changement drsquoalgorithme
La machine virtuelle a ceci de caracteacuteristique son principe drsquoinvariance Tous les objets sont traiteacutes de la mecircme faccedilon du plus simple au plus complexe de lrsquoinstruction au programme jusqursquoagrave la librairie toute entiegravere
Trop beau pour ecirctre vrai Il est probable que nous allons tout de mecircme y trouver quelques deacutefauts mais jusqursquoagrave preuve du contraire le rapport coucirct-efficaciteacute de MCL dans une application de controcircle de processus reste tregraves favorable
fig5 ndash Le module drsquoeacutevaluation MiniControl
ReacutefeacuterencesProjet MiniControl HES-SO Centre de compeacutetences
en systegravemes inteacutegreacutes No 00-3-1Machine virtuelle forth http jpbforthfreefr
Mini-Control (MCL) une machine virtuelle sur un processeur minimal
fig 4 ndash La machine virtuelle Mini-Control se pilote
au travers drsquoun hyperterminal
