Rapport de TP Microcontrôleur

7/21/2019 Rapport de TP Microcontrleur

1/13

24/12/2014

Rapport de TP

microcontrleurEncadr par M FAIL

BINOME:

IBBAZAKARIYAKHALLOUKIELMAHDI


2/13

Filire : AII10

MMAAQQUUEETTTTEEUUTTIILLIISSEEDDUURRAANNTTLLEESS33TTPP


3/13

Filire : AII10

II..TTPP11::CCLLAAVVIIEERR1122TTOOUUCCHHEESS::

Le clavier comporte 12 touche et forme une matrice 4 fois 3.

Les bits b2, b1, b0 reprsentent les colonnes de gauche droite. Les bits b6, b5, b4

reprsentent les lignes de bas en haut.

Pour dterminer si une touche du clavier est appuye, il faut mettre les colonnes 0

et lire les lignes. Si une des lignes est 0, il ya une touche enfonce ; on met alors les

lignes 0 et on lit les colonnes. Il ne doit y avoir quun seul bit 0 chaque lecture. Ce

principe est assur par un circuit PAL.la lecture des lignes se fait ladresse 8000H et la

lecture des colonnes se fait 8010H.

Pour viter les rebonds, il faut, aprs avoir dtect une touche enfonce marquer une

temporisation.

1) Donner un organigramme permettant le codage dune touche:


4/13

Filire : AII10

2) La gnration dun signal triangulaire :

DEBUT

DPTR #8010

A#00H

(DPTR)A

DPTR#8000H

A(DPTR)

R0A

DPTR#8010HADPTR

AA AND #07H

END

R0A

AA OU R0

DPTR#8000

A#00H

(DPTR)A

A=#78H

AA and #78H

A=#07H

ORG2000H

MOVDPTR,#8010H

MOVA,#00H

ETQ1MOVX@DPTR,A

MOVDPTR,#8000HMOVXA,@DPTR

ANLA,#78H

CJNEA,#78H,ETQ2

SJMPETQ1

ETQ2MOVR0,A

MOVDPTR,#8000H

MOVA,#00H

ETQ4MOVX@DPTR,A

MOVDPTR,#8010H

MOVXA,@DPTR

ANLA,#07HCJNEA,#07H,ETQ3

SJMPETQ4

ETQ3ORLA,R0

MOVR0,A

FINSJMPFIN

END


5/13

Filire : AII10

3) La gnration dun signal sinusodale:

DEBUT

Le DPTR pointe sur le convertisseur

A#80H

A=#7F

(DPTR)A

AA+1

DPTRA

A=A-1

A=#7F

ORG2000H

MOVDPTR,#0E000H

MOVA,#7FH

ETQ1MOVX@DPTR,A

DECA

CJNEA,#80H,ETQ1

ETQ2MOVX@DPTR,A

INCA

CJNEA,#7FH,ETQ2

SJMPETQ1

END


6/13

Filire : AII10

IIII..TTPP22::

PPAANNNNEEAAUUDDAAFFFFIICCHHAAGGEE

::

TABLEAU=[00,33,5 E ,78 ,7F,6D,4A,1A,FF,CE,52,88,81,93,B6,E2,80]

DPTRADRESSTAB

R2

17

R2=00H

R1DPH

R0DPL

DPTR#0 E 000H

DPTRDPTR+1

R2R2-1

DPTRA

DPHR1

DPLR0

FIN

ORG2000H

TABLEAU=[00,33,5E,78,7F,6D,4A,1A,FF,CE,52,88,81,93,B6,E2,80]

ETIQ2MOVR2#17H

MOVDPTR,#TABLEAU

ETIQ1MOVXA,@DPTR

PUSHDPH

PUSHDPL

MOVDPTR,#0E000H

MOVX@DPTR,A

POPDPH

POPDPL

INCDPTR

DECR2

CJNER2,#00ETIQ1


7/13

Filire : AII10

Le panneau daffichage est organis en 8 lignes de 24 leds chaque sortie du

circuit UDN-2585 commande les 24 leds dune ligne. Les entres de ce circuit se situent

ladresse 8060H.

Les 24 colonnes sont commandes travers des rsistances en sries, par les

sorties des trois circuits ul-n2803.les entres de ces circuits sont commandes par trois

registres dcalages 4094.avec le chainage de la sortie srie dun registre dcalage sur

lentre du registre suivant, les trois registres sont vus comme un seul registre de 24 bits.

Lorsquon crit ladresse 8080H, les bits de poids fort du bus de donnes sont

utiliss pour piloter les registres dcalage.

Le signal chip select cette adresse sert dhorloge dcalage.

Bus de donnes Action :

b4=DATA : donne sur un bit entrer dans le premier Lach du registre dcalage.

b5=LOAD : commande de Latcher le bit DATA.

b6=STRB : transfrer le contenu des latchs du registre vers les sorties

b7=OENB : active les sorties du registre dcalage

Pour allumer une led Lxy(led de la colonne x, ligne y), il faut :

-Mettre le bit n du circuit UDN-2585 0.- Mettre le bit x (de0 23) du registre dcalage 1

- Mettre le signal OENB 1.

PRINCIPE DE LAFFICHAGE:

Laffichage se fait par le multiplexage temporel des 8lignes du panneau. A un instant

t, on allume une ou plusieurs leds dune seule ligne. Apres une certaine temporisation on

passe la ligne suivante.

Pendant la temporisation dune ligne, on peut modifier le contenu du registre

dcalage avec la configuration de la ligne suivante. Durant cette modification le signal

STRB doit tre 0 et OENB 1.

1- Configurer les 24 bits du registre des colonnes :

a- mettre DATA 0 ou 1 suivant la valeur de la colonne, LOAD 1, STRB 0 et

OENB inchang par rapport ltat prcdant.

b-crire cette valeur ladresse 8080H.

Rpter a) et b) autant de fois que de colonne configurer.


8/13

Filire : AII10

La 1ere donne sortie correspond la dernire colonne a configurer

2-Slectionner la ligne afficher :

Ecrire ladresse 8060H un octet avec le bit de la ligne allumer gal zro et tous

les autres bits 1-par exemple la valeur #FEH allume la 1ere ligne (en haut du panneau) ;

la valeur #BFH allume la 7eme et avant dernire ligne.

a- Activer les sorties du registres dcalage.

b- Mettre les deux signaux STRB et OENB 1.Ceci active le transfert de la nouvelle.

c- configuration des latchs du registre vers les sorties.

d- Marquer une temporisation pour assurer la rmanence.

Rpter 1, 2, 3, et 4 pour la ligne suivante.

1) Organigramme permettant laffichage dun point (1 led):


9/13

Filire : AII10

2) Organigramme permettant laffichage du message ENSEM :

DEBUT

R024

DPTR#TABLE

R0=#00

A(DPTR)

AA OU #60H

DPTRA

DPTR#8080H

R1DPL

R2DPH

DPLR1

DPHR2

DPTRDPTR+1

R0R0-1

(8060)#FEH

FIN

ORG2000H

TABLEDB00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,01H,00H,

00H,00H,00H,00H

MOVR0,#24

MOVDPTR,#TABLE

ET2MOVXA,@DPTR

ORLA,#0E0H

MOVR1,DPH

MOVR2,DPL

MOVDPTR,#8080H

MOVX@DPTR,A

MOVDPL,R1MOVDPH,R2

INCDPTR

DECR0

CJNER0,#25,ET2

MOVDPTR,#8060H

MOVA,#0FBH

MOVX@DPTR,A

FINSJMPFIN

END


10/13

Filire : AII10

VVIISSUUAALLIISSAATTIIOONN

DEBUT

R1#01H

R0#01H

A#0FFH

R2=00H

DPTR#8060H

A(DPTR)

DPTR#TABLE

A(DPTR)

AAAND#10HAA OR #0E0H

DPTRA

DPH DPLPILE

DPTRDPTR+1

PILEDPL,DPH

DPTR#8080H

R0R0+1

DPTR#8060H

A#0EFH

(DPTR)A

DPLEQU82H

DPHEQU83H

ORG2000H

MOVR1,#0EFH

DEBMOVR0,#01H

MOVA,#0FFH

ET1MOVDPTR,#8060H

MOVX@DPTR,A

MOVDPTR,#TABLE

ET2MOVXA,@DPTR

ANLA,#10H

ORLA,#0E0H

PUSHDPH

PUSHDPL

MOVDPTR,#8080H

MOVX@DPTR,A

POPDPL

POPDPH

INCDPTR

INCR0

CJNER0,#25,ET2

MOVA,R1

MOVDPTR,#8060H

MOVX@DPTR,A

MOVR0,#06HMOVR2,#0FFH

ET6DJNZR2,ET6

DJNZR0,ET6MOVR0,#01

MOVDPTR,#TABLE

ET5MOVXA,@DPTR

RRA

MOVX@DPTR,

INCDPTR

INCR0

CJNER0,#25,ET5

MOVA,R1

RLAMOVR1,

LJMPDEB

TABLEDB0FFH,50H,40H,20H,00H,52H,60H,7BH,8FGH,00H,46H,89H

0EEH,50H,40H,20H,00H,52H,60H,7BH,8FGH,00H,46H,89H


11/13

Filire : AII10

IIIIII..TTPP33::MMIICCRROOCCOONNTTRROOLLEEUURRMMOOTTOORROOLLAA::


12/13

Filire : AII10

La carte microcontrleur 68705 dialogue avec le pc configur en

HyperTerminal. Les paramtres de la communication srie sont les suivantes : 1200bauds

,8bits de donns, 1bit darrt pas de contrle de la parit ni de flux.

Suites lappuisur le bouton reset avec le up, on va se servir dun convertisseur

NA, ralis laide dun rseau chelleR-2R, et connect au port pour gnrer diffrent

type de signaux, la valeur minimale correspond $FF.

1) Gnration dun signal triangulaire :

DEBUT

AFFH

DDRAA

PORTA

A=FFH

AA-1

PORTA

A

AA+1

A=#00H

CPU6805PORTAEQU00H

DDRAEQU04H

ORG48H

LDA#0FFH

STADDRA

ETQ1STAPORTA

DECA

CMP#00H

BNEETQ1

ETQ2STAPORTAINCA

CMP#0FFH

BNEETQ2

BRAETQ1


13/13

Filire : AII10

2) Gnration dun signal sinusodale :

.

DEBUT

A#FFH

DDRAA

X#48H

A(X)

PORT AA

XX+1

X=52H

PORTAEQU00H

DDRAEQU04H

TABDB7FH,0CAH,0F8H,0F8H

,0C9H,7FH,34H,6H,6H,34H

CPU6805

ORG52H

LDA#0FFH

STADDRA

ETQ1LDX#48H

ETQ2LDA0,X

LDAPORTA

INCX

CPX#52H

BNEETQ2BRAETQ1

Documents

Rapport de TP Microcontrôleur