TP 1

TP 2

Université Cadi Ayyad

Ecole Supérieure de Technologie

Safi

Département : Techniques Instrumentales & Contrôle de Qualité

En cadré par :

Réalisé par :

M.BENHIDA

EN-NAANI EL MEHDI

AARABI ZAKARIA

2015/2016

TP 2

Schema logique :

TP 2

Les tableaux de Karnaugh :

A= ac + abc + abd + bcd F = acd + abc +abd + abc

E = abd + acd +bcd B= ab +acd + abc

A 00 01 11 01

00 1 0 1 1

01 0 1 1 1

11 Ф Ф Ф Ф

10 1 1 Ф Ф

F 00 01 11 01

00 1 0 0 0

01 1 1 0 1

11 Ф Ф Ф Ф

10 1 1 Ф Ф

E 00 01 11 01

00 1 0 0 1

01 0 0 0 1

11 Ф Ф Ф Ф

10 1 0 Ф Ф

B 00 01 11 01

00 1 1 1 1

01 0 0 1 0

11 Ф Ф Ф Ф

10 1 1 Ф Ф

TP 2

C = abc + bcd +acd + abc D= ac + acd + abc + abc

G = abc + bcd + abc + abc + abd

C 00 01 11 01

00 1 1 1 1

01 0 0 1 0

11 Ф Ф Ф Ф

10 1 1 Ф Ф

D 00 01 11 01

00 1 0 1 1

01 0 1 0 1

11 Ф Ф Ф Ф

10 1 1 Ф Ф

G 00 01 11 01

00 0 1 1 1

01 1 1 0 1

11 Ф Ф Ф Ф

10 1 1 Ф Ф

TP 1

I. Comparateur :

1. Comparateur (2bits):

Le comparateur est un circuit qui réalisé l’opération de comparaison. A et B

représentent les entrées du comparateurs et S1, S2, S3 Les sorties. Si les

variables A et B sont codes sur deux bits (a1a0) et (b1b0):

Donner les tables de vérité et les tableaux de karnaugh donnant S1,S2,S3

en fonction de (a1a0) et (b1b2).

Réaliser le logigramme.

Le tableau de vérité

A1 A0 B1 B0 S1 S2 S3

0 0 0 0 1 0 0

0 0 0 1 0 0 1

0 0 1 0 0 0 1

0 0 1 1 0 0 1

0 1 0 0 0 1 0

0 1 0 1 1 0 0

0 1 1 0 0 0 1

0 1 1 1 0 0 1

1 0 0 0 0 0 0

1 0 0 1 0 1 0

1 0 1 0 1 0 0

1 0 1 1 0 0 1

1 1 0 0 0 1 0

1 1 0 1 0 1 0

1 1 1 0 0 1 0

1 1 1 1 1 0 0

TP 1

Les tableaux de karnaugh :

S1 (a=b) S2 (a>b)

S3 (a<b)

Les expressions de la sortie :

S1= a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0

S2= a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0

S3= a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0

a1 a

0 b1 b0 00 01 11 01

00 1 0 0 0

01 0 1 0 0

11 0 0 1 0

10 0 0 0 1

a1 a

0 b1 b0 00 01 11 01

00 0 0 0 0

01 1 0 0 0

11 1 1 0 1

10 1 1 0 0

a1 a

0 b1 b0 00 01 11 01

00 0 1 1 1

01 0 0 1 1

11 0 0 0 0

10 0 0 1 0

S1= a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0

S2= a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0

S3= a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0 + a1 a0 b1 b0

TP 1

Réalisation le schéma logique

2. Comparateur SN74LS85N

TP 1

Le simulateur dispose d’un comparateur 4 bits, la SN7485N de Texas instruments

vérifier son fonctionnement et expliquer le rôle des différents signaux de

commande.

II. Décodeur

Le multiplexeur et le démultiplexeur contiennent une partie dont le but est de décoder

l’adresse en entrée, à savoir d’associer un nombre binaire de n chiffres à une sortie

parmi 2n, laquelle vaudra 1 tandis que toutes les autres vaudront 0.

1. Décodeur 2 4 :

Soit le décodeur 2 4 dont la table de vérité est donnée ci-dessous. A

et B représentent les entrées du décodeur et Y0 , Y1, Y2 et Y3 les sorties. A chaque combinaison des entrées A et B, correspond une active Yi (la

sortie est active à l’état zéro). Table de vérité :

A B Y0 Y1 Y2 Y3

0 0 0 1 1 1

0 1 1 0 1 1

1 0 1 1 0 1

1 1 1 1 1 0

Table de karnaugh :

TP 1

Y0 Y1

Y2 Y3

Les expressions de la sortie :

Y0 = A+B

Y1 = A+B

Y2 = A+B

Y3 = A+B

Réalisation le schéma logique

Ou bien :

A

B 0 1

0 0 1

1 1 1

A B 0 1

0 1 0

1 1 1

A

B 0 1

0 1 1

1 1 0

A B 0 1

0 1 1

1 0 1

TP 1

2. Décodeur SN74LS155 :

Le simulateur dispose d’un décodeur 4 bits, le SN74LS155. Vérifier son

fonctionnement et expliquer le rôle des différents signaux de commande.

III. Multiplexeur

Définition : Un multiplexeur est un circuit combinatoire (voir chapitre 3) à n entrées

d’adresse et 2n entrées de données. Les n entrées d’adresse sont

interprétées comme un nombre binaire utilisé pour sélectionner une des entrées de données. Le multiplexeur a une seule sortie, ayant la même

valeur que l’entrée sélectionnée.

1. Multiplexeur 41 : Le multiplexeur est un circuit qui réalise l’aiguillage de l’une des entrées Ci vers

une sortie unique S. le multiplexeur possède 2n entrées Ci, n entrées d’adresse A,

B, …. Et une entrée de validation V. le numéro de l’entrée sélectionnée est

directement donné par la combinaison des entrées d’adresse. Si V=0, la sortie S

est forcée à zéro.

L’ expression de la sortie :

S= (E0 AB + E1 AB + E2 AB + E3 AB)

A B V S

0 0 1 E0

0 1 1 E1

1 0 1 E2

1 1 1 E3

TP 1

Réalisation le schéma logique :

2. Multiplexeur SN74LS153N :

Le simulateur dispose du multiplexeur SN74LS153.

TP 1

IV. Additionneur :

1. Additionneur 2 + 2 bits :

On désire réaliser l’addition de deux nombres binaires A et B de deux bits

(a1a0) et (a1a0). Le résultat étant codé sur 3 bits (c2c1c0).

La table de vérité :

C0 C1

C2

a1 a

0 b1 b0 00 01 11 01

00 0 0 0 0 0 1 0 1 1 0 1 0

01 0 0 1 0 1 0 1 0 0 0 1 1

11 0 1 1 1 0 0 1 1 0 1 0 1

10 0 1 0 0 1 1 1 0 1 1 0 0

a1 a

0 b1 b0 00 01 11 01

00 0 0 1 1

01 0 1 0 1

11 1 0 1 0

10 1 1 0 0

a1

a0 b1 b0 00 01 11 01

00 0 0 0 0

01 0 0 1 0

11 0 1 1 1

10 0 0 1 1

a1 a

0 b1 b0 00 01 11 01

00 0 1 1 0

01 1 0 0 1

11 1 0 0 1

10 0 1 1 0

0 1 1

c2 c1 c0

TP 1

Schéma logique :

TP 1

2. Additionneur SN74LS83 :

Le simulateur dispose d’un additionneur 4 bits

TP 2

I. Afficheur 7 segments :

L’afficheur à 7 segments est un dispositif qui permet d’afficher les 10 chiffres décimaux à

partir de leur valeur en binaire. On le trouve sur beaucoup d’appareils à affichage numérique

(calculatrice, multimètre numérique, etc...).

Comme son nom l’indique, il est composé de 7 segments notés : a, b, c,

d, e, f et g. Chaque segment est réalisé avec une diode

électroluminescente ou plus souvent maintenant avec des cristaux

liquides.

L’écriture des 10 chiffres décimaux en binaire nécessite un nombre binaire à 4 bits, noté : E3

E2 E1 E0 (9 s’écrit 1001). Chaque segment doit s’allumer en fonction du nombre à afficher (par

exemple, pour afficher le chiffre 8, tous les segments doivent être allumés). Un segment est

allumé si sa variable logique associée est égale à 1 et éteint si sa variable associée est égale à

0. L’allumage de chaque segment est donc défini par une équation logique dépendant des

différents bits E3 E2 E1 E0 (E3 est le bit de poids le plus fort et E0 celui de poids le plus

faible) du chiffre à afficher.

Dans Simulportes, les afficheurs sont représentés comme ci-dessous :

La broche 1 commande l’allumage du segment "a" ;

La broche 2 commande l’allumage du segment "b" ;

La broche 3 commande l’allumage du segment "c" ;

La broche 4 commande l’allumage du segment "d" ;

La broche 5 commande l’allumage du segment "e" ;

La broche 6 commande l’allumage du segment "f" ;

La broche 7 commande l’allumage du segment "g" ;

La broche 8 doit être reliée à la masse du circuit.

Le décodeur BCD :

7 segments permet de commander un afficheur à 7 segments.

Il dispose de 7 sorties, notées a,b,c,d,e,f,g correspondant chacune à un des 7 segments

de l’afficheur également notés a,b,c,d,e,f,g.

Le segment "a" est évidemment relié à la sortie "a" du décodeur et s’allume ou s’éteint

suivant l’état électrique de la sortie (allumé si niveau haut, éteint si niveau bas).

Les entrées sont au minimum de quatre. On notera les quatres entrées principales E3, E2,

E1, et E0. Elles représentent le nombre binaire E3 E2 E1 E0 (E3 étant le bit de poids le plus

fort et E0 celui de poids le plus faible) à afficher.

TP 2

L’état des sorties du décodeur dépend du nombre binaire que l’on a en entrée. Ce

nombre binaire est affiché en décimal sur l’afficheur à 7 segments.

Avec un afficheur à 7 segments, on ne peut afficher que les 10 premiers chiffres de 0

(0000 en binaire) à 9 (1001 en binaire). Si le nombre en entrée du décodeur est supérieur

à 9, l’affichage ne représente plus un nombre et dépend du type du décodeur.

Dans Simulportes, vous pouvez ajouter à vos circuits des décodeurs BCD / 7 segments de

type TTL (74 LS 49) à collecteur ouvert pour afficheur à cathode commune, dont les

caractéristiques sont les suivantes :

Table de vérité

. Identification des segments et

visualisation sur les afficheurs