1
1 NOM Prénom : Evaluation des capacités expérimentales – Câblage et tables de vérité des portes logiques La numération binaire comporte 2 états mathématiquement représentés par les chiffres 0 et 1. Grâce à des composants électriques, appelés « portes logiques », on peut réaliser des opérations plus complexes. Les portes logiques sont des circuits intégrés constitués par des transistors. On utilisera des portes à 2 entrées E1 et E2 et à une seule sortie notée S. Les états des entrées et de la sortie sont caractérisés par des tensions de type logique (soit 0 ; soit U 0). L'état de la sortie dépend de l'état des entrées. Portes logiques à 2 entrées Plusieurs portes logiques de même type sont regroupées sur une même puce. Le brochage est indiqué sur le schéma ci-contre. L’alimentation se fera toujours entre les pattes 0 (0V) et 14 (V+). Le circuit ci-contre comporte 4 portes logiques à 2 entrées. Par exemple, les broches 12 et 13 constituent les entrées correspondant à la sortie 11. 1 4 3 2 5 7 6 14 11 12 13 10 8 9 0 V V+ Pour l’étude du comportement d’une porte, on utilisera une platine miniature précâblée, selon le modèle suivant. Réaliser le circuit suivant sur la mini-platine Colorier sur le schéma de la puce, la porte sélectionnée : - entrées en rouge - sortie en vert Alimenter la puce : Tension d'alimentation V+ = 5V continue. Relier la masse de l'alimentation à la patte 7. Placer un voltmètre aux bornes de la sortie. l'état 1 des entrées E 1 et E 2 sera obtenu pour U 1 et U 2 égales à une tension U 0 (pattes d'entrées reliées à l'alimentation avec U A = 5V) l'état 0 des entrées E 1 et E 2 sera obtenu pour U 1 et U 2 égales à 0 (pattes d'entrées reliées à la masse) On mesurera la tension de sortie U S pour les différents cas. La table de vérité regroupera tous les cas de figure. Porte n° ……………. E1 E2 S 0 0 0 1 1 0 1 1 Traduire par une phrase simple utilisant des opérations logiques (et, ou, ni, non, pas) à quelles conditions la sortie est dans l’état 1. U 1 U 2 U S V E1 E2 S

TP11 portes logiques - itarride.free.fritarride.free.fr/2006-2007/cahiers-de-textes/cl1_MPI/Eval-cablage.pdf · Les portes logiques sont des circuits intégrés constitués par des

  • Upload
    hacong

  • View
    215

  • Download
    2

Embed Size (px)

Citation preview

Page 1: TP11 portes logiques - itarride.free.fritarride.free.fr/2006-2007/cahiers-de-textes/cl1_MPI/Eval-cablage.pdf · Les portes logiques sont des circuits intégrés constitués par des

1

NOM Prénom :

Evaluation des capacités expérimentales – Câblage et tables de vérité des portes logiques La numération binaire comporte 2 états mathématiquement représentés par les chiffres 0 et 1. Grâce à des composants électriques, appelés « portes logiques », on peut réaliser des opérations plus complexes. Les portes logiques sont des circuits intégrés constitués par des transistors. On utilisera des portes à 2 entrées E1 et E2 et à une seule sortie notée S. Les états des entrées et de la sortie sont caractérisés par des tensions de type logique (soit 0 ; soit U ≠ 0). L'état de la sortie dépend de l'état des entrées.

Portes logiques à 2 entrées Plusieurs portes logiques de même type sont regroupées sur une même puce. Le brochage est indiqué sur le schéma ci-contre. L’alimentation se fera toujours entre les pattes 0 (0V) et 14 (V+). Le circuit ci-contre comporte 4 portes logiques à 2 entrées. Par exemple, les broches 12 et 13 constituent les entrées correspondant à la sortie 11.

1 432 5 76

14 111213 10 89

0 V

V+

Pour l’étude du comportement d’une porte, on utilisera une platine miniature précâblée, selon le modèle suivant.

Réaliser le circuit suivant sur la mini-platine Colorier sur le schéma de la puce, la porte sélectionnée :

- entrées en rouge - sortie en vert

Alimenter la puce : Tension d'alimentation V+ = 5V continue. Relier la masse de l'alimentation à la patte 7. Placer un voltmètre aux bornes de la sortie. l'état 1 des entrées E1 et E2 sera obtenu pour U1 et U2 égales à une tension U ≠ 0

(pattes d'entrées reliées à l'alimentation avec UA = 5V) l'état 0 des entrées E1 et E2 sera obtenu pour U1 et U2 égales à 0

(pattes d'entrées reliées à la masse)

On mesurera la tension de sortie US pour les différents cas. La table de vérité regroupera tous les cas de figure.

Porte n° …………….

E1 E2 S 0 0 0 1 1 0 1 1

Traduire par une phrase simple utilisant des opérations logiques (et, ou, ni, non, pas) à quelles conditions la sortie est dans l’état 1.

U1

U2 US V

E1

E2 S