Caches 1 Référence à un mot Xn dans le cache Mémoire Centrale Mémoire Centrale UC X4 X1 Xn-2...

Caches 1

Référence à un mot Xn dans le cache

MémoireCentraleMémoireCentraleUCUC

Caches 2

UC veut faire référence à Xn

Caches 3

Recherche de Xn dans le cache

Caches 4

Recherche de Xn dans le cache

Défau

Caches 5

Extraction de Xn dans la mémoireInsertion dans le cache

Caches 6

Bilan : Référence à un mot Xn

Après la référence à Xn

Avant la référence à Xn

Caches 7

Questions à résoudre

• Question 1 : Où placer un bloc?

• Question 2 : Comment un bloc est-il trouvé ?

• Question 3 : Quel bloc remplacé lors d’un défaut ?

• Question 4 : Comment sont traités les écritures?

Caches 8

Question 1 :

Où placer un bloc?

• Caches à correspondances directes

• Caches totalement associatifs

• Caches associatifs par ensemble

Caches 9

Les caches à correspondance directe

Le moyen le plus simple est d’assigner un emplacement unique dans le cache. Cet emplacement est fonction du mot en mémoire.

La correspondance est la suivante : numéro de bloc modulo le nombre de blocs dans le cache

Cette structure du cache est dite à correspondance directe.

adresse

Rappel : Modulo n = reste de la division par n

Caches 10

Cache à correspondance directe 8 entrées

Exemple :

Caches 11

11111001

AdresseDonnéeAdresse Donnée

Caches 12

11111001

1 mod 8 = 1

Caches 13

11111001

Caches 14

11111001

Aux 4 adresses 00001, 01001, 10001, 11001

correspond la même entrée d’index (adresse dans le cache)

001 du cache

Aux 4 adresses 00001, 01001, 10001, 11001

correspond la même entrée d’index (adresse dans le cache)

001 du cache

Caches 15

11111001

Caches 16

11111001

PROBLEME :

Un emplacement dans le cache peut appartenir à plusieurs emplacements mémoire.Comment savoir si la donnée correspond au mot demandé ?

PROBLEME :

Un emplacement dans le cache peut appartenir à plusieurs emplacements mémoire.Comment savoir si la donnée correspond au mot demandé ?

Caches 17

11111001

Réponse :

Une Étiquette permet de savoir si le mot demandé est dans le cache

DonnéeEtiquette

Caches 18

111 11001

Index Etiquette donnée

Caches 19

Question 1 :

• Où placer un bloc?

Caches à correspondance directe

• Caches totalement associatifs

Caches associatifs par ensemble

Caches 20

Les caches totalement associatifs

Si un bloc peut être placé n’importe où dans le cache, celui ci est totalement associatif.

Caches 21

11111001

Caches 22

11111001

Caches 23

Question 1 :

• Où placer un bloc?

Caches à correspondance directe

Caches totalement associatifs

• Caches associatifs par ensemble

Caches 24

Caches associatif par ensemble

Si un bloc peut être placé dans un ensemble restreint de places dans le cache, le cache est dit associatif par ensemble de blocs. Un ensemble est un groupe de blocs dans le cache.

Un bloc est d’abord affecté à un ensemble, puis placé n’importe où dans l’ensemble.

numéro de l’ensemble =

numéro de bloc (=adresse) modulo le nombre d’ensembles dans le cache

Caches 25

Cache associatif par ensemble de 2

00101Et D Et D

Ensembles

Caches 26

Cache associatif par ensemble de 2

17 mod 4 = 1

Et D Et D

Caches 27

Alors quel cache est à utiliser ?

• Augmenter le degré d’associativité présente généralement l’avantage de diminuer le taux de défaut. (Voir TD)

• Mais cela a tendance à augmenter le coût et le temps d’accès.

Caches 28

But du cours

Question 1 : Où placer un bloc?

Question 3 : Quel bloc remplacé lors d’un défaut ?

Question 4 : Comment sont traités les écritures?

Caches 29

Organisation de la mémoire principale

0 1 2 3

4 5 6 7

8 9 10 11

Adresse du mot Adresse de l’octet

Rappels :

Caches 30

Organisation de la mémoire principale

4 5 6 7

Adresse du mot Adresse de l’octet

0 1 2 3

4 5 6 7

8 9 10 11

MémoireMémoire

CacheCache

Transfert du mot de 32 bits

Pour me déplacer dans le bloc il faut 2 bits d’adresse

Caches 31

Comment trouver un bloc ?

Réponse :Quelle est la relation de l’adresse UC avec le cache ?

N° ensemble Déplacement dans le bloc

Cache associatif par ensemble de bloc

Etiquette Déplacement dans le bloc

Cache direct

Etiquette

Taille =Log2(blocCache)-1

Remarque : en augmentant d’un facteur de deux l’associativité on diminue de 1 bit la taille de l’index.

Caches 32

Exemple : Cache à correspondance directe

Validité Etiquette donnéeIndex 0

12..................10221023

Succès

Caches 33

UC veut la donnée qui est à l’adresse :

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Etiquette Index

12..................10221023

Adresse d’octet

Caches 34

L’index sélectionne une entrée du cache :

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Etiquette Index

12..................10221023

Adresse d’octet

Caches 35

Compare l’étiquette

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Etiquette Index

12..................10221023

Adresse d’octet

Caches 36

Le mot est délivré au processeur.

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Etiquette Index

12..................10221023

Adresse d’octet

SUCCESSUCCES

Caches 37

En cas de défaut

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Etiquette Index

Mémoire

Cache Défaut/succès

Donnée

Adresse

Un défaut de cache génère une suspension (ou attente), semblable aux suspension de pipeline

Caches 38

Exemple : Par ensemble (256) de 4 blocs

V E DIndex

012..................253254255

V E D V E D V E D

Succès Donnée

Multiplexeur 4 par 1

4 Blocs

256 Ensembles

Caches 39

Par ensemble (256) de 4 blocs

V E DIndex

012..................253254255

V E D V E D V E D

Succès Donnée

4 Blocs

256 Ensembles

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Adresse d’octet

Caches 40

V E DIndex

012..................253254255

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Adresse d’octet

V E D V E D V E D

Succès Donnée

Caches 41

V E DIndex

012..................253254255

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Adresse d’octet

V E D V E D V E D

Succès Donnée

Caches 42

V E DIndex

012..................253254255

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Adresse d’octet

V E D V E D V E D

Succès Donnée

Caches 43

Les étiquettes en fonction du type de caches

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Adresse d’octet

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Etiquette Index

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Adresse d’octet

Etiquette

Totalement associatif

Associatif par ensemble de bloc

Correspondance directe

Pour des caches de même dimension :

Caches 44

But du cours

Caches 45

Quel bloc remplacé lors d’un défaut ?

Il existe trois stratégies principales employées pour choisir le bloc à remplacer :

• FIFO (Pas bonne)

• Le hasard (facile à réaliser)

• Le plus ancien (LRU Least Rencently Used). Ceci utilise un corollaire de la localité temporelle.

Remarque = de LRU.

Caches 46

Les défauts de caches

• Défauts obligatoires de chargement (défaut de démarrage à froid). Un bloc accédé pour la première fois n’est pas dans le cache.

• Défauts de capacité. Si le cache ne peut contenir tous les blocs nécessaires au cours de l’exécution d’un programme

• Défauts de conflits (défaut de collision). Si la stratégie de placement de bloc est associative par ensembles de blocs ou à correspondance directe, des défauts de conflit surviendront, car un bloc peut être rejeté puis récupéré si trop de blocs sont en correspondance avec le même ensemble.

Caches 47

But du cours

Caches 48

Comment sont traités les écritures?

L’écriture simultanée (ou rangement simultané) :

L’information est écrite à la fois dans le bloc du cache et dans le bloc de la mémoire de niveau inférieur.

La réécriture (la recopie) :

L’information est écrite uniquement dans le bloc du cache. Le bloc modifié du cache est recopié en mémoire principale uniquement quand il est remplacé.

Caches 49

Comment tirer parti de la localité spatiale ?

• Le cache que nous avons décrit jusqu’à présent ne tire pas parti de la localité spatiale dans les requêtes. En effet, chaque mot dispose de son propre bloc.

EXEMPLE

• Supposons que les adresses d’octets suivantes soient demandées par un programme :

Caches 50

Exemple : 16,...,19,...,17

11111001

Caches 51

Exemple : 16,...,19,...,17

11111001

1610000

Etiquette Index

Caches 52

Exemple : 16,...,19,...,17

11111001

1610000

Etiquette Index

DEFAUT

Caches 53

Exemple : 16,...,19,...,17

11111001

1610000

Etiquette Index

Caches 54

Exemple : 16,...,19,...,17

11111001

1910011

Etiquette Index

Caches 55

Exemple : 16,...,19,...,17

11111001

Etiquette Index

DEFAUT

1910011

Caches 56

Exemple : 16,...,19,...,17

11111001

Etiquette Index

1910011

Caches 57

Exemple : 16,...,19,...,17

11111001

Etiquette Index

1710001

DEFAUT

Caches 58

Exemple : 16,...,19,...,17

Bilan :3 défauts

Caches 59

Comment diminuer les défauts :

Ce Dupont ....Dans mes bras

THE BOSS

= Augmenter la taille des blocs

Caches 60

Caches à 4 mots mémoire

11111001

Caches 61

Caches à 4 mots mémoire

11111001

index adresse dans le blocremarque : pas d’étiquette

2 bits3 bits

Caches 62

Exemple : 16,...,19,...,17

11111001

100 00

16DEFAUT

Caches 63

Exemple : 16,...,19,...,17

11111001

1610000

16 16 17 18 19

On ramène les ref :16,17,18,19

Caches 64

Exemple : 16,...,19,...,17

11111001

1910011

19 16 17 18 19

succès

Caches 65

Exemple : 16,...,19,...,17

11111001

1710001

17 16 17 18 19

succès

Caches 66

Exemple : 16,...,19,...,17

• Bilan : 1 seul défaut survient pour trois références.

SUPER : JE SUIS LE MEILLEUR

Caches 67

Exemple de réalisation

31 30 29 28 ...............16 15 14 13 12 11 10 9 ...4 3 2 1 0

Etiquette Index

Validité Etiqu donnée 128 bitsIndex 0

12..................254255

Adresse d’octet

32MuxMux

Adresse dans le bloc

Caches 68

Exemple : 16,...,19,...,17

• Bilan : 1 seul défaut survient pour trois références.

• SUPER : JE SUIS LE MEILLEUR

DUPONT and Co

Caches 69

Si nous avons les temps d’accès suivants :

1 cycle d’horloge pour envoyer l’adresse

10 cycles d’horloge pour chaque accès mémoire

1 cycle d’horloge pour envoyer un mot de donnée.

Total = 3* (1+10+1) = 36 cycles

Caches 70

Exemple : 16,...,19,...,17

Reprenons les chiffres précédent :

1 cycle d’horloge pour envoyer l’adresse

10 cycles d’horloge pour chaque accès mémoire

1 cycle d’horloge pour envoyer un mot de donnée.

Total = 1+4*10+4*1 = 45 cycles

Le gain n’est pas ici énorme !!!!!.

Comment diminuer ce temps ?

Caches 71

Tirer parti de la localité spatiale

Question : De quelle manière une plus grande taille de bloc influence-t-elle les performances ?

Le taux de défauts chute lorsque nous augmentons la taille de bloc.

Attention : il faut adapter le système mémoire en conséquence.

Caches 72

Mémoire

Caches 73

Organisation d’une mémoire entrelacée

Adresse externe a=4b

b b b b

Mot 1 Mot 2 Mot 3 Mot 4

0 1 2 34 5 6 78 9 . ..

oire entrelacée

Caches 74

Encore plus compliqué :

ATTENTION (voir TD)

Le taux de défaut peut augmenter, si la taille de bloc est prise très grande par rapport à la taille du cache, car le nombre de blocs pouvant être contenus dans le cache deviendra petit, et la compétition entre ces blocs sera rude. Par conséquent un bloc sera éjecté du cache avant qu’un grand nombre de ses mots soit accédé.

Le coût du défaut croît. Car le temps nécessaire(si on ne modifie pas le système mémoire).

Caches 75

Les performances des caches

• Le temps UC est divisé entre les cycles d’horloge passés par l’UC à exécuter le programme et les cycles d’horloge que l’UC passe à attendre le système mémoire.

Tps UC = (Cycles d’exécution UC + Cycles d’attente mémoire) * Tps C

Caches 76

Les cycles d’attente mémoire

• Les cycles d’horloge d’attente mémoire proviennent principalement des défauts de cache.

(Une prédiction précise des performances implique généralement des simulations très détaillées du processeur et du système mémoire).

Cycles d’attente = (Nb. d’inst/programmes)mémoire *(Nb. de défauts/instruction)

*Coût défaut

Cycles d’attente = (Nb. d'accès par programme)mémoire *(taux de défaut)

*Coût défaut

Caches 77

Résumé

• Où peut être placer un bloc ?

Un corresp. direct, plusieurs (associatif par ensembles), ou tout (totalement associatif) endroit.

• Comment un bloc est il trouvé ?

Indexation (correspondance direct)

Recherche limitée (associatif par ensembles)

Recherche totale (totalement associatif)• Quel bloc est remplacé lors d’un défaut ?

Généralement, soit le moins récemment utilisé, soit un bloc au hasard, de manière aléatoire.

• Comment sont traitées les écritures ?

Chaque niveau de la hiérarchie peut utiliser soit l’écriture simultanée soit la réécriture.

Caches 78

Résumé

• Le défi lancé par la conception des hiérarchies de mémoires est que tout changement qui peut améliorer le taux de défauts peut aussi affecter de façon négative les performances globales.

• C’est une combinaison d'effets positifs et négatifs pour chaque paramètre de conception qui rend délicate la conception d’une hiérarchie de mémoires

Changement deConception

Augmenter la taille

Augmenter l’associativité

Augmenter la taille de bloc

Effet sur letaux de défauts

Réduit les défauts de capacité

Réduit le taux de défaut dû aux défauts de conflit

Réduit le taux de défaut pour un large éventail de tailles de bloc

Effet négatif possiblesur les performances

Peut augmenter le Tpsd’accès

Peut augmenter le temps d’accès

Peut augmenter le coût de défaut

Caches 79

Caches : taille des blocs

Coût de l’échec

Tps transfert

Tps d’accès

Taille du bloc Taille du bloc

Taille du bloc

Taux d’échec

T ps d’accès

Augmenter la taille du cache indéfiniment

Caches 80

Caches 1 Référence à un mot Xn dans le cache Mémoire Centrale Mémoire Centrale UC X4 X1 Xn-2...

Documents

S5sciencesdelaterre.ens-lyon.fr/enseignements/l3/EDT L3 GEO 2020-20… · S5 Lundi Thermodynamique x5 1ers Math-Info x5 1ers 14h00-15h00 Séminaire LGL-TPE Cours Pour Non Spécialistes

sue10S 'xn—dH ',XIY 8d9Ê 0008snN8313 'sue os 'xn—dH 'XIY ... · 'sue10S 'xn—dH ',XIY 8d9Ê 0008snN8313 'sue os 'xn—dH 'XIY 'SdOl • ooopsnNð313 'xn—dH 'XIY oootsnNð313

DÉTAIL D ECHELLE 1 : 2 - iram.frleclercq/30m_cabin_mirrors_upgrade/1005-30_ERIA_Plan... · 400 360 180 70 =342= M16 (x4) 10 X 45° (x4) =20 --0,1 0,2= 315 20 10 =60= 5 X 45° (x4)

Samsung Portable SSD X5...2 Prise en main Avant d'utiliser le Samsung Portable SSD X5 (appelé « X5 »), veuillez lire attentivement le présent Manuel d'utilisation afin de vous

x1 = 16 x2 = 32 x3 = 46 x4 = 56 x5 = 72 x6 = 86 x · 2018. 12. 17. · x3 = 46 € x4 = 56 € x5 = 72 ... la passion pour relaxer en profondeur. LE RITUEL INCA Un soin du corps complet

BMW X5. - Freel.roig42.free.fr/phpBB2/bmw/x5/tarifs_x5_2012.pdfBMW X5 xDrive30d 245 ch BVA8 6 cyl. 3,0 l 15 7,4 195 56 900 € 61 800 € 64 350 € 72 350 € 69 500 € BMW X5 xDrive40d

ssa{Xn kpc£m ]²Xn tIcf-¯nÂ Hcp hne-bn-cp-¯Âkeralapolice.org/media/pdf/janamaithri/study-reports/janamaithri... · P\ssa{Xn kpc£m ]²Xn tIcf-¯nÂ ... ¯\wXn« PnÃb- nse {][m\s¸«Hcp

Vous trouverez des informations détaillées des accessoires … · 2020-02-26 · -89 BMW X3 M, BMW X4 M BMW X5 M à partir de 2015, BMW X6 M à partir de 2015-91 Disques de frein

FC8600 BrochureP1&4 vol1Fcs4sa · CorelDRAW 2017 / X8 / X7 X6/X5/X4 < Caractéris ques principales > Logiciel inclus Le système ARMS de 5ème généra on prend en charge la

FLASHBACK X4 DELAY & LOOPER - ZIKINF

UNE TRISTE CÉLÉBRATION 5 1 8 3 5 - …€¦ · BATMAN BATMAN MILLER 5 8 3 5 x4 figurines x4 figurines x1 figurine x4 figurines x4 figurines x1 figurine x4 figurines RENFORTS : lorsque

Kit 3096 instructions · 506-3096 5 25 mm 3. 1. x2 x4 x4 x4 x2 x4 x4 x1 5 mm 2. 6 506-3096 2 753/460R 460 i x4 x4 x8 x1 16 mm i. 506-3096 7 3 x8 x8 x8. 8 506-3096 x4 x1 x1 x4 x4 x1

LES ERREURS DE PRÉVISION e t = X t - P t X1X2X3X4 X5 X6…X1X2X3X4 X5 X6…X1X2X3X4 X5 X6…X1X2X3X4 X5 X6… P5P6P5P6P5P6P5P6 e5e6e5e6e5e6e5e6

BMW X5 Tarifs au 30/09/2008 Le plaisir de … · 4 BMW X5 Equipements spécifiques à certaines motorisations : • Éléments extérieurs couleur carrosserie • Feux de position

Ficha técnica BMW X5 xDrive40iA M Sport 2020...BMW X5 xDrive40iA M Sport 2020 Motor Aceleración Transmisión Tracción Tanque de gasolina Rendimiento / CO2 EfficientDynamics 6 cilindros

Accessoires 4 x4 toyota proace 2013->

Edgelit Panel - Tungsram...Edgelit LED Panel Suspension Kit P x4 x4 x4x4 1 3 SKU: 93118779 x4 2 x4 PH2 6 x4 PH1 1 2 4 5 x4 x4 PH1 x4 x4 x4 2 1 7 2 1 x4 x y 2x2 1x4 x [mm]y [mm] 480

AOP/X5— 100% AOP butter CROISSANT 1000/0 fine butter

VCE · VCE VCE x0 Ventilo-convecteur centrifuge Centrifugal fancoil unit ... x8 x5 x9 x1 x4 x2 x7 x3 Ventilconveteur compact avec une faible épaisseur. Disponibilé en 12 tailles

xn--80aaagj2bhudx6f0d.xn--p1aiсадоваяшкола.рф/media/sub/635/documents... · 2019. 12. 4. · xn--80aaagj2bhudx6f0d.xn--p1ai