View
0
Download
0
Category
Preview:
Citation preview
Les memristors :
un nouveau paradigme en nanoélectronique
Board : J. Grollier, O. Temam, J-O. Klein, V. Derycke
Le memristor : définition
1
» Un memristor est une résistance « à effet mémoire »
– nanométrique
– analogique (entre RON et ROFF)
– non-linéaire
– non-volatile (mémoire)
L. O. Chua, “memristor – the missing circuit element” IEEE Trans. Circuit Theory (1971)
Hewlett-Packard
< 30x30 nm2
Strukov, Snider, Stewart & Williams, Nature 453 (2008)
2008
Memristor : applications
2
» Mémoires binaires ou multi-états
– Memristor = composant non-volatile
» Fonctions logiques & Architectures reconfigurables
– Memristor = commutateur ON/OFF
+ mémoire non-volatile
» Réseaux de neurones artificiels
– Memristor = composant analogique non-volatile
= nano-synapse
Premier exemple : utilisation de memristors en tant
que mémoires binaires
Processeur non-volatile
CNRS-PEPS NVCPU : IEF / UMϕϕϕϕ CNRS-Thales / LIRMM
3
Source: Intel (2007)
Data
CPU
BUS
Main MemoryInstruction
Architecture de calcul conventionnellePower Crisis of CPU
En techno 22 nm, changer 1 bit dans un transistor a pour coût énergétique:
~ 1 femtojoule (10-15 J)
Transférer une donnée de 1-bit sur le silicium coute:
~1 picojoule/mm (10-12 j/mm)
processeur à Flip-Flopsnon -volatiles
Mémoire RAM à réseau de composants non-volatiles (Memristors)
Contacts
Ultra faible conso (‘0’ standby+ presque ‘0’ en transfert)Ultra haute performance (>10Gb memoire + >10GHz)
Réacteur
nucléaire
Vers des unités de calcul ultra-rapides et ultra-faible consommation
4
Réseau de memristors
Deuxième exemple : memristor en tant que
nano-synapse
réseaux de neurones artificiels sur puce
Architecture massivement parallèle et uniforme
- rapidité
- faible consommation
- tolérance aux défauts
5
Neurobiologie
MachineLearning
Contraintes
technologiques
Nanotechnologies
Convergence : vers les réseaux de neurones artificiels
sur puce
INRIA Saclay
Applications
6
Neurobiologie
MachineLearning
Nanotechnologies
Contraintes technologiques : puissance consommée et
défauts
INRIA Saclay
20%
10%
Dark Silicon Défauts
Applications
6
Neurobiologie
MachineLearning
Nanotechnologies
Accélérateurs tolérants aux défauts
INRIA Saclay
Applications
Multi-Coeurshétérogènes
6
Neurobiologie
MachineLearning
Nanotechnologies
Applications du futur : recognition, mining & synthesis
INRIA Saclay
Applications
Contraintes
technologiques
RMS
6
MachineLearning
Nanotechnologies
Progrès en neurobiologie : réalisation de taches
complexes avec des réseaux de neurones
INRIA Saclay
Contraintes
technologiques
Applications
Poggio’s HMAX Model
6
Machine LearningNanotechnologies
Réseaux large échelle
INRIA Saclay
Contraintes
technologiques
Applications
Neurobiologie
Réseaux profonds
6
un memristor = une nano-synapse : vers des réseaux
ultra-denses
INRIA Saclay
Contraintes
technologiques
Applications
Neurobiologie
MachineLearningMemristor
s
3D Stacking
6
Démonstration du potentiel des architectures neuro-
inspirées utilisant les memristors (CEA List / IEF-Orsay)
» Apprentissage non supervisé pour
s’adapter à divers problèmes
» Développement d’un simulateur spécialisé pour
le nanodesign (Xnet)
» Applications image, vidéo, son
Architecture
On présente 10 min. vidéo d’une autoroute.
Le système devient compteur de véhicules,
avec perf. de 98%
Extrême robustesse du système
(bruit, variabilité)
Modèle des composants
0
20
40
0 20 40 60 80 100C
ondu
ctan
ce (
nS)
Pulse number
0
20
40
0 20 40 60 80 100
Con
duct
ance
(nS
)
Pulse number
Measures (Jo et al, Nano Lett 2010)Model
conception et simulation de systèmes neuro-inspirés ultra-adaptatifs
7
Réalisation de prototypes simples (IEF / CEA-Lem / CEA-List)
physique des
composants
topologie du circuit &
règles d’apprentissage
Modélisation et
simulation
Prototypes
simples de
circuits
hybrides
Exemple d'interactions
sur les circuits à
apprentissage
8
Objectifs dans le cadre du labex Nano-Saclay :
Vers des circuits ultra-performants et ultra-faible
consommation
co-intégrés CMOS/memristors
9
Nouveaux types de memristorUMϕϕϕϕ CNRS-Thales, CEA-LEM,…
-3 -2 -1 0 1 2 3
10-8
10-7
10-6
10-5
10-4
I (A
)
V (V)
» Memristor organique (NOM-FET, CNT-FET)
» Memristor spintronique
» Memristor ferroélectrique
» …
Rapidité, faible consommation, fiabilité, compréhension des
mécanismes physiques
10
ortementalExtraction
des
paramètres
ctriqueImplementation
Verilog/VHDL
architectureSimulation
de
circuits
evicesMesures
expérimentales
Plateforme CAOOutils standards
Plateforme de modélisation CEA-LIST / IEF-Orsay /CEA-LEM / IEMN / ….
» Permettre l’évaluation d’une variété de nano-technologies candidates
» Modélisation hybride avec le CMOS pour exploration d’architectures
– Intégration avec les outils de conception standards
11
0 50 100 150 200 250 300 350 400 4502
2.5
3
3.5
4
x 10-9 Fit on seq1 from "sequence-pulses .OPJ"
Tim e (s )
-Ids
(A
)
DataM odel fit (seq2 only)M odel fit (seq1 + seq2 + weightening)
-3 -2 -1 0 1 2 3
10-8
10-7
10-6
10-5
10-4
I (A
)
V (V)
12
chimie & physique
des composants
topologie du circuit &
règles d’apprentissage
Modélisation &
simulation
Prototypes de circuits
hybrides
Cointégration nano/CMOS
Matériau
memristif
Integration en réseau
Liens étroits nécessaires
entre physiciens et
concepteurs de circuits
Méthode
Une équipe interdisciplinaire
Unité Mixte de Physique CNRS Thales
CEA-IRAMIS@NanoINNOV
…
Institut d’Electronique Fondamentale
Laboratoire d’Intégration des Systèmes et desTechnologies
INRIA Saclay Research Center
Thales Research & Technology
…
Nanodevices
Nanodesign
Recommended