AR Teorija Za Usmeni

7/30/2019 AR Teorija Za Usmeni

1/36

1. Uvodna razmatranja- iea of computing razvija se oko 1200. kaa je muslimanski svedenik preloio rjeavanjeproblema putem slijeda pisanih procedura

- abak najstarije poznato pomagalo, 3000 g.p.n.e.- 1947.g. usporeba: japanski raunovoa (abak) i ameriki vojnik (elektromeh. kalkulator)

--> abak bolji u skoro svim raunskim operacijama (izuzetak mnoenje)- 1642.g. Blaise Pascal konstruira 1. mehaniki kalkulator ili stroj za zbrajanje (samo zbrajanje ioduzimanje) W. Leibniz nadogradio--> Pascaline (nazvana i Arithmetic Machine)- 1673.g. Gottfried Wilhelm von Liebniz konstruira ekvivalent stolnog kalkulatora sa 4 funkcije

- Arithmometer 1. komercijalni kalkulator 1862.g. komercijalni uspjeh u prodaji meh. raunala- Charles Babbageprvi koncept moernih raunala--> 1822.g. diferencijski stroj

--> father of computing--> 1834.g. poetak raa na analitikom stroju mehaniki raunski stroj voen na paru sprepoznatljivim IPOS ciklusom1. moerno raunalo opde namjene

- buene kartice 1801.g. Jacquard (za prijenos informacija unos podataka i operacija)- Von Neumman1. igitalno raunalo(secon father of the computer)--> 5 funkcionalnih jeinica: memorija, ulazna jeinica, izlazna jeinica, upravljaka jeinica,aritmetiko logika jeinica- IPOS ciklus (input, processing, output, storage)

- Babbage osmislio 3 niza buenih kartica (Jacquar ih stvorio za tkalaki stroj)--> za ulazne podatke, operande, za izlazne podatke

- Ada Augusta Lovelace prvi programer--> 1991.g. uz pomod Babbageovih nacrta konstruira se analitiki stroj trenutno na raspolaganju uCharles Babbage Institute u Minnesoti, SAD

- moerno oba zapoinje upotrebom elektrine energije u strojevima za raunanje

- 1887.g. Herman Hollerith suvremenom tehnologijom konstruira sortni stroj--> popis stanovnitva SA-a 1890.g.- 1924.g. Tabulating Machine Company postaje International Business Machines Corporation, IBM

- informacijsko komunikacijska tehnologija (ICT) spreg mikroelektronike, telekomunikacija iraunalne tehnologije- 1936.g. Konra Zuse konstruira Z1 (elektromehaniki releji)--> raunski stroj koji se smatra prekretnicom u tehnolokom smislu (s mehanikih strojeva naelektromehanike raunske strojeve)--> slijedili Z2, Z3 itd. ne pripadaju eri elektronikih raunala- 1944.g. Howard Aiken u SAD-u konstruira elektromehaniki stroj MARK 1--> zasnovan na iejama Babbagea (analitiki stroj)

--> smatra se 1. amerikim raunalom opde namjene- elektromehaniki ureaji veliki i nespretni traenje alternative- 1943.g. Engleska, izgraeno raunalo COLOSSUS eifriranje njemakih poruka (2000 elek. cijevi)--> smatra se 1. elektronikim raunalom- 1942.g. Sveuilite Pennysylvania, SA izgradnja elektronikog raunala ENIAC--> smatra se da je povijest suvremenih raunala zapoela ENIACom- 15. veljae 1946.g. ENIAC ovren - poetak razoblja elektronikih igitalnih raunala--> ino ostvaren program, ekadski sustav (binarni bi bio bolji jer ima samo 2 stabilna stanjajednostavnije za realizaciju sklopovlja), nemogudnost pohrane programa, nije imao memoriju*najekonominiji brojevni sustav: sa bazom prironog logaritma--> smatra se a je povijest suvremenih raunala zapoela ENIAC-om

--> J. Presper Eckert, John Mauchley, John Von Neumann--> nika se nije koristio za svoju svrhu (raunanje putanje balistikih projektila)


2/36

- Eckert i Mauchley nastavljaju rad na EDVAC-u --> trebao biti nasljednik ENIAC-a

- 1952.g. von Neumman na Institutu za naprena istraivanja u Princetonu zavrava raunalo IAS--> svojim konceptima prestavlja osnovne temelje ananjih raunala- osnovna logika struktura raunala s pohranjenim programom: ulazna jedinica, memorijska jedinica,aritmetiko-logika jeinica, izlazna jeinica, upravljaka jeinica

--> moel von Neummanova raunala- 1946.g. Burks, Golstein i von Neumman: Uvona rasprava o logikom oblikovanju elektronikograunarskog ureaja ima alekosene posljeice--> jean o najznaajnijih lanaka na poruju arhitekture raunala--> detaljno opisano raunalo opde namjene s pohranjenim programom tzv. von Neummanovo ra.--> utjecaj na arhitekturu sljeedih generacija raunala o elektronikih raunala realiziranih selektronskim cijevima pa sve do generacije koja se temelji na tehnologiji vrlo visokog stupnja

integracije VLSI

- raunalo stroj koji prima i obrauje poatke prema zaanim instrukcijama (programu)- izraz arhitektura raunala--> 60-tih goina 20. stoljeda u tvrtki IBM - opisivanje programskog moela raunala iz serije IBM 360

na razini asemblera (engl. assembly language),tj. zbirnog jezika vrlo bliskog strojnom jeziku (engl.machine language) - prevoenje (jedan-naprama-jedan) instrukcija u zbirnom jeziku (ili asemblerkomjeziku) u instrukcije u strojnom jeziku;

--> moguda zabuna jer se prevoilac za zbirni jezik takoer naziva asembler (isto kao i zbirni jezik)- va su raunala imala istu arhitekturu ako su imala jenaki skup strojnih instrukcija--> ovako opisana arhitektura obino se oznaavala kao ISA (Instruction Set Architecture)- sarava opise elemenata kao:*skup strojnih instrukcija

*tipovi poataka izravno porani sklopovljem procesora*naini aresiranja* registri viljivi programeru na razini instrukcija u zbirnom jeziku- s vremenom se pojam arhitektura raunala proirio--> neto opdenitije moe se efinirati kao slika raunarskog sustava kojom se sustav preoavaprogrameru u strojnom jeziku ali i programeru koji pie prevoice (compilere) za vie prgramskejezike

- ostvarivanje svih ciljeva (o povedanja propusnosti, to nie cijene o ekolokog zbrinjavanjaraunalnog otpaa) postie se zahvatima na trima sastavnim porujima arhitekture:1) sklopovskoj opremi (hardware)

2) programskoj porci (software)3) poruju koje se bavi problemom onosa ovjeka i raunala, te nainima upotrebe raunala(humanware)

- efinicija arhitekture raunalnog sustava:--> temelji se na hijerarhijskom moelu raunalnog sustava

arhitektura raunalnog sustava je io raunarske znanosti koji se onosi na oblikovanje raunarskihsustava rai ostvarivanja osnovnih ciljeva kao to su veda performansa, prilagoljivost,pouzanost iraspoloivost uz to je mogude niu cijenu, tj. to je mogude vedi omjer performansa/cijena--> to se postie upotrebom niza tehnika, postupaka i zahvata u svim hijerarhijskim razinama odsklopovlja, programskeporke pa sve o razine interakcije ovjeka i stroja- iroki spektar razliitih raunala koja se razlikuju po svojoj: organizaciji i povezanosti sklopovskihkomponenata, organizaciji programske porke, namjeni--> razlikuju se u arhitekturi

-izraz graa i organizacija raunala esto porazumijeva porobne opise pojeinih sastavnicaraunala i konfiguracija koje sastavnice oblikuju


3/36

2. Von Neummanovo raunalo- arhitektura raunala vjetina oblikovanja raunala rai ostvarivanja korisnikova zahtjeva; to sepostie primjenom niza tehnika, postupaka i zahvata u svim hijerarhijskim razinama raunalnogsustava

- 1946.g. Burks, Goldsten, von NeumannUvona rasprava o logikom oblikovanjuelektronikog

raunarskog ureaja--> u rau etaljno opisano raunalo opde namjene s pohranjivanjem programa tzv. vonNeummanovo raunalo--> u rau su iznijeli osnovne zahtjeve koji su posluili kao ishoite za oreivanje arhitektureraunala: - opdanamjena i potpuno automatsko izvoenje programa

- osim poataka za raunanje, pohranjivanje meurezultata i rezultata raunanja- pohranjivanje programa u obliku slijeda instrukcija

- neke o izravnih posljeica ishoinih zahtjeva:

instrukcije u raunalu svedene nanumeriki ko; pohranjivanje poataka iinstrukcija u jednakom obliku u istoj

jedinici --> memorija ili spremnik tj.memorijska jedinica

postojanje jedinice za obavljanjearitmetikih operacija (raunalo jeprvenstveno stroj za raunanje), ali ilogikih operacija --> aritmetiko logikajedinica

postojanje jeinice koja tumai irazumije instrukcije sveene na numerikiko, a uz to upravlja slijeom izvravanjainstrukcija --> upravljaka jeinica

komunikacija raunala s vanjskimsvijetom --> ulazno-izlazne jedinice

- postavljena osnovna logika strukturaraunala s pohranjenim programom koja se sastoji iz 4 osnovne funkcijske jeinice: aritmetikologike, upravljake, memorijske, ulazno-izlazne--> model von Neumannovog raunala ili tzv. von Neumannovo raunalo (osnovna struktura kojaproizlazi iz navedenih uvjeta)

NULTA GENERACIJAGENERACIJA MEHANIKIH STROJEVA ZA RAUNANJE (1644.-1945.)- izmeu 1642. i 1644. Blaise Pascal izgraio je stroj koji je mogao obavljati raunarske operacijezbrajanja i oduzimanja

- 1673.g. Leibniz je oblikovao mehaniki raunarski stroj koje je uz zbrajanje i ouzimanje mogaoobavljati i raunske operacije mnoenje i ijeljenja ekvivalent epnim kalkulatorima- 1822.g. Babbage izgradio diferencijski stroj koji se temeljio na raunu konanih iferencija- 1834.g. Babbage je zapoeo ra na analitikom stroju koji je obavljao 4 osnovne raunske operacije ikorjenovanje te je trebao biti raunski stroj opde najmjene--> zamiljen kao stroj o4 jeinice: memorije, jeinice za raunanje (mill), ulazne jeinice (itabuenih kartica) i izlazne jeinice (pisaa i buaa kartica)--> bio je programljivitao instrukcije s buenih kartica i izvravao ih--> iz memorije je ohvadao 2 broja preoena u ekaskom brojevnom sustavu, obavljao operaciju u

jeinici za raunanje te pohranjivap rezultat natrag u memoriju--> slije buenih kartica oreivao je program koji se mogao upotrijebiti za vie skupova poataka--> nika nije bio ovren zbog problema s mehanikom izraom zahtijevala na tisude vrlo preciznoizraenih zupanika i osovina to je u 19.st. bilo tehnoloki neizvoivo- raunski stroj prekretnica u tehnolokom smislu (sa potpuno mehanikih strojeva na


4/36

elektromehanike raunske strojeve)Z1, temeljio se na elektromehanikim relejima (K.Zuse)- 1944. Howar Aiken (SA) izgraio elektromehaniko raunalo MARK I--> smatra se prvim amerikim raunalom opde namjene--> pohranjivalo je 72 rijei o kojih je svaka bila prestavljena s 23 dekadske znamenke, a instrukcijesu se izvravale za 6 sekuni

PRVA GENERACIJAELEKTRONIKA RAUNALA S ELEKTRONSKIM CIJEVIMA (1945.-1955.)- 1943.g. u Engleskog izgraen COLOSSUS za ekriptiranje njemakih poruka--> smatra se prvim elektronikim raunalom--> imao oko 2000 elektronskih cijevi, u razvoju raunala sujelovao i Alan Turing- iste goine (1943.) Mauchley i Eckert zapoeli s izgranjom raunala ENIAC--> 18000 el. cijevi, 1500 releja, 30 tona, potrebno 140 kW

--> zavreno 1946.g. mnogi smatraju a je povijest suvremenih raunala zapoela s ENIAC-om- 1949.g. Wilkes u Cambrigeu izgraio raunalo ESAC--> smatra se prvim elektronikim raunalom s pohranjivanjem programa- Mauchley i Eckert radili su na EDVAC-u koji je trebao biti nasljednik ENIAC-a

- u meuvremenu je von Neumannu Institutu za naprena istraivanja u Princetonu, zapoeoo

projekt izgranje raunala IAS--> zavreno 1952.g. svojim konceptima prestavlja osnovne temelje ananjih raunala- osnovni moel raunala, opisan u lanku Uvona rapsrava..., poznat je kao von Neummanovmoel raunala- ok je von Neumann raio na oblikovanju IAS raunala, na MIT-u su razvijali 16-bitno raunaloWhirlwin I koje jeprvo raunalo za upravljanje u stvarnom vremenu--> u sklopu Whirlwind projekta izumljena je memorija s magnetskim jezgricama

- 1953.g. taa mala tvrtka IBM zapoinje s proizvonjom raunala IBM 701DRUGA GENERACIJA RAUNALA TRANZISTOR KAO GRAEVNA KOMPONENTA (1955.-1965.)- 1948.g. poluvoiku elektroniku komponentu tranzistor izumili Bardeen, Brattain i Shockley--> pojenostavljeno ga moemo preoiti kao sklopka s 2 stanja (ukljueno/iskljueno) koja jeelektriki upravljana--> revolucija na poruju raunarske tehnologije i u kasnim 50-im u potpunosti postinuso el. cijevi- prvo raunalo izgraeno na temelju tranzistora: TX-0 (MIT)- 1960.g. tvrtka EC na trite plasira prvo malo raunalo (miniraunalo) PP-1- 1965.g. DEC proizvodi 12-bitno miniraunalo PP-8 (50 000 prodanih)- 1961.g. IBM proizveo malo poslovno raunalo IBM 1401, a omah sljeede goine IBM 7094 koje jebilo jeno o voediih raunala za upotrebu na znanstvenom poruju- 1964.g. tvrtka CC izgraila prvo superraunalo CC 6600 za znanstvenu primjenu--> voedi istraiva Seymour Craykoji de kasnije osnovati svoju tvrtku i graiti superraunala Cray I,II,... ,CrayXMP- po superraunalo porazumijevamo raunarski sustav koji svojim raunskim sposobnostimaonosno performansom uovoljava zahtjevima obrae na poruju voedih istrivanja u znanosti iinenjerstvuTREA GENERACIJA INTEGRIRANI SKLOPOVI (1965. 1980.)- izum postupka kojim se eseci tranzistora mogu integrirati na komaidu silicija i oblikovati uintegrirani sklop ili ip (Noyce, 1958.) najavio jo jenu prekretnicu u izgranji raunala- zahvaljujudi integriranim sklopovimabilo je mogude graiti manja, bra i jeftinija raunala- u ovoj generaciji poluvoike memorije zamjenjuju memorije s magnetskim jezgricama,a brzinapoluvoikih memorija oputa uporabu mikroprogramiranjau izvebi upravljakih jeinica- integrirani sklopovi zbog svoje niske cijene oputaju granju sustava s naglaenim stupnjemparalelnosti (uviestruenjejeinica za obrau, izveba protonih instrukcijskih i aritmetikihstruktura) te vieprogramski ra pri kojem se u memoriji raunala istoobno nalazi vie korisnikihprograma, a pritom operacijski sustav omoguduje istoobno izvoenje ijelova pojedinih programa- raunala i poroice raunala iz ove generacije: IBM System/360 Moel 30, 40, 50 i 65, UN IVAC 1100te DEC-ove PDP-11 i VAX 11 poroice raunala


5/36

- 1974.g. prvo se vektorsko superraunalo Cray I pojavilo na tritu- u rugoj polovici 1971.g. pojavljuje se na tritu prvi 4-bitni mikroprocesor Intel 4004 (bio jeprevien kao kalkulatorski ip)- godinu dana kasnije pojavljuje se prvi 8-bitni mikroprocesor opde namjene Intel 8008- 1974.g. pojavljuje se druga generacija 8-bitnih mikroprocesora iji su prestavnici Motorola 6800 i

Intel 8080 te nagovjetavaju revoluciju na poruju raunalaETVRTA GENERACIJA RAUNALA SKLOPOVI VRLO VISOKOG STUPNJA INTEGRACIJE (1980. ?)- zahvaljujudi razvoju tehnologije vrlo visokog stupnja integracije VLSI (uz nisku cijenu omogudujerealizaciju integriranih sklopova koji imaju sve vedi broj tranzistora) raunarski sustavi postajuostupni vrlo irokom spektru korisnika i koriste se u svim sferama ljuske jelatnosti- povedanje broja tranzistora integriranih na ipu opisuje Mooreov zakon koji govori a se brojtranzistora na ipu uvostruuje svakih 18-24 mjeseca- etvrtu generaciju raunala oznaila je inustrija osobnih raunala- IBM-ova raunala temeljena na Intelovom procesoru Intel 8088 (na tritu 1981.) postala sunajproavanija raunala u povijesti- pojavili se i rugi proizvoai raunala (osim IBM-a) Commodore, Apple, Amiga, Atari koji su

temeljili dizajn na tzv. non-Intel CPU, tj. mikroprocesorima rugih proizvoaa- mikroprocesori se ne koriste samo kao graevne sastavnice raunala opde namjene, oni se rabe zaizgranju ugraenih raunalnih sustava koji se kao sastavnice ugrauju u proizvoe kao to suvieoigre, kudanske naprave, laserski pisai, mobilni telefoni, automobili- zahvaljujudi razvoju tehnologije, ali i arhitekture raunala, ova je generacija obiljeena procesorimavrlo velikih performansi

- znaajke procesora i raunarskih sustava 4. generacija:--> paralelizam na razini instrukcijaprocesori koji izvravaju istoobno vedi broj instrukcija--> vieprocesorski sustavi na ipu onosno viejezgreni procesori--> vieretveni procesori (multithread processor)--> povedani kapacitet prirune memorije (cache memorija)--> procesori za multimeijsku primjenu temeljeni na vrlo ugim instrukcijskim rijeima VLIW (VeryLong Instruction Word)

- razvoj tehnologije sklopovskih sastavnica snano je utjecao na brzinu raunala*osnovna operacija je ona koja je izravno porana sklopovljem (zbrajanje 2 broja)

FUNKCIJSKE JEINICE VON NEUMNNOVOG RAUNALAUPRAVLJAKI TOK, INSTRUKCIJSKI TOK I TOK POATAKA U NEUMANNOVOM MOELU RAUNALA-funkcijske jeinice raunala povezane su tokom poataka, instrukcijskim tokom i tokom upravljakihsignala (vedinu upravljakih signala generira upravljaka jeinica na temelju tumaenja instrukcije)- na slici str.3 ebljom puno linijom oznaen je tok poataka, instrukcijski tok je oznaen tanjompunom linijom, a crtkanom linijom tok upravljakih signala- vidimo da tok podataka i instrukcijski tok izviru iz memorijske jedinice jer su podaci i instrukcije

pohranjeni u toj jedinici

- izmeu memorijske jeinice i aritmetiko-logike jeinice uspostavljen je vosmjeran tok poataka:poaci (operani) koji sujeluju u aritmetikim ili logikim operacijama ohvadaju se iz memorije, anakon obavljene operacije podaci koji predstavljaju rezultat obrade pohranjuju se natrag u

memorijsku jedinicu

- memorijska jeinica nema sposobnost obrae, onosno ne moe obavlja ni aritmetike ni logikeoperacije nad operandima

- uoavamo a nema izravnog toka poataka izmeu memorijske jeinice i ulazno-izlazne jedinice.Izmjena podataka izmeu njih u von Neumannovog moelu raunala ostvaruje se neizravno: poaci(rezultat obrae) iz memorijske jeinice upudeno ulazno-izlaznoj jeinici moraju prodi krozaritmetiko-logiku jeinicu. Jenako tako, poaci iz ulazno-izlazne jedinice (ulazni podaci) upudenimemoriji moraju prodi kroz aritmetiko-logiku jeinicu. To je ujeno i razlog postojanja vosmjernogtoka poataka izmeu aritmetiko-logike jeinice i ulazno-izlazne jedinice.


6/36

--> prethodno opisani smjerovi podataka odgovaraju dvjema operacijama:

*izlaznoj operaciji (smjer podataka od memorije prema ulazno-izlazne jedinice)

*ulaznoj operaciji (smjer podataka od ulazno-izlazne jedinice prema memorijskoj jedinici)

--> obje su operacije oreene strojnim instrukcijama- vidimo da ALJ nepotrebno sujeluje u izmjeni poataka izmeu memorijske i ulazno-izlazne jedinice

--> to ujeno znai a tijekom izmjene poataka izmeu memorije i ulazno-izlazne jedinice ona nemoe obavljati svoj osnovni zaatak aritmetike i logike operacije--> da bi se to izbjeglo, von Neumannov moel raunala moificiran je tako a je uspostavljen izravantok poataka izmeu memorijske i ulazno-izlazne jedinice- izravna veza izmeu memorijske i ulazno-izlazne jedinice naziva se izravan pristup memoriji (DMADirect Memory Access)

- prijenosom poataka na tom putu upravlja poseban MA upravljaki sklop pa je omogudenistoobni prijenos poataka i obraa u aritmetiko-logikoj jeinici- tok poataka uspostavljen je i izmeu ulazno-izlazne jeinice koja obino prestavlja suelje sulazno-izlaznim (perifernim) ureajima (prikazna jeinica, zaslon, pisa, mi, tipkovnica i sl.)- instrukcijski tok usmjeren je o memorijske prema upravljakoj jeinici

- u sklau s ishoinim zahtjevima (instrukcije sveene na numeriki ko i pohranjene u istojmemorijskoj jedinica kao i podaci) nema razlike u obliku prikaza podataka i instrukcija-jeino usmjerenost toka izmeu memorijske jeinice i upravljake jeinice oreuje a se na tomspojnom putu nalaze instrukcije

- instrukcije, odnosno numeriki koirane instrukcije ekoiraju se u upravljakoj jeinici i na temeljunjihova ekoiranja upravljaka jeinica generira sljeove upravljakih signala kojima pobuujesklopove u ALJ, ali i operacije u ostalim funkcijskim jedinicama

--> npr. ako je ekoirana instrukcija takva a oreuje operaciju ohvata poatka iz memorijskejeinice, upravljaka jeinica de generirati upravljaki signal ITAJ (REA) i uputiti ga memorijskojjedinici

- na temelju zaatka upravljake jeinice oekujemo a svi upravljaki signali izviru iz nje, no na sliciviimo a postoje i upravljaki signali usmjereni prema upravljakoj jeinici--> u prvotnom von Neumannovog modelu tako usmjereni signali nisu postojali, ali vrlo brzo se

pokazala potreba za njima jer se posebni upravljaki signali, generirani o ulazno-izlazne jedinice,koriste za preki izvoenja tekudeg programa, onosno izvebu prekinog sustava (interrupt system)kojim se ostvaruje jean o osnovnih naina izmjena poataka izmeu vanjskog svijeta i raunala--> obino se signalne linije kojima se prenose upravljaki signali nazivaju prekine linije, a signalizahtjev za prekid (Interrupt Request - IRQ)

- uoavamo a su ALJ i UJ prikazane u zajenikom okviru razlog tome je to se objeinjenje ALJ snajnunijom memorijom (ranim registrima) i UJ naziva sreinja (centralna) procesorska jeinica(CPU) ili samo procesor

*kaa procesoru priruimo preostale funkcijske jeinice, periferne ureaje i ogovarajuduprogramsku opremu, govorimo o raunalu, onosno raunarskom sustavuARITMETIKO-LOGIKA JEDINICA- sastoji se od:

sklopova koji obavljaju aritmetike i logike operacije na poacima (ti poaci se zovu operani)

registara za privremeno pohranjivanje operanada i rezultata

- za osnovu igitalnog raunala Burks, Goldestin i von Neumann uzeli binarni brojevni sustav--> jenostavnija tehnoloka izveba sklopova (jenostavnije realizirati sklop s 2 iskretna stanjanego sklop s 10 diskretnih stanja)

--> ekonominije prikazivanje brojeva--> ali i zato to raunalo nije samo aritmetiki raunski stroj, ved po svojoj priroi treba biti i logiki.Logiki sustavi su sustavi koji barataju s 2 stanja istinito lano, onosno 0 ili 1.

- aritmetiko-logika jeinica von Neumannovograunala IAS imala je sklop za zbrajanje (zbrajalo) isklop za posmak (shifter) kojim se poatak posmie ulijevo ili uesno za jeno ili vedi broj mjesta


7/36

--> imala je i dva 40-bitna registra za privremeno pohranjivanje operanada i rezultata: registar AC

(akumulator) i registar MQ koji se upotrebljavao kao proirenje akumulatora AC za potrebnepohrane rezultata operacija mnoenja i ijeljenja te operacije daju rezultat dvostruke duljineoperanaa (80 bitova) pa se 40 znaajnijih bitova rezultata smjetau AC, a 40 manje znaajnih bitovau MQ

- poto je ALU raunala IAS imala samo zbrajalo i sklop za posmak, operacija ouzimanja izvravala sezbrajanjem umanjenika (minuenda) i potpunog komplementa odbitka (suptrahenda)- mnoenje i ijeljenje nije bilo izveeno sklopovljem ved se izvravalo po programskimupravljanjem izvoenjem uzastopnih operacija zbrajanja, onosno ouzimanja i posmaka (prisjeti se:dualizam sklopovske i programske opreme**)

- operani su u IAS raunalu imali uljinu o 40 bitova: 39 b itova bilo je namijenjeno za znamenke, ajedan bit za predznak

--> zato je izabrana uljina o 40 bitova? (Pozornost von Neumanna i ostalih autora bila jeusmjerena na oblikovanje raunala koje de rjeavati numerike zaatke. Na temelju analize taanjihmatematikih problema (1946.) i stvarnih tehnolokih ogranienja oli su o potrebnog kapacitetarane memorije i uljine rijei, onosno uljine operanaa: 4096 rijei uljine 40 bitova)

--> naime, uljina o 40 bitova omoguduje tonost raunanja na 12 ecimala. Brojevi su bili prikazaniu obliku preznanih razlomljenih brojeva s vrstim pominim zarezom (fixe-point) u rasponu od+0.999999999998 do -0.999999999998. Brojevi koji su se nalazili izvan tog raspona morali su biti

skalirani, odnosno normalizirani

UPRAVLJAKA JEDINICA- na temelju dekodiranja strojne instrukcije generira sve potrebne upravljake signale za vremenskovoenje i upravljanje ostalim jeinicama raunala--> ti signali se ovoe u tzv. upravljake toke i njima se aktiviraju sklopovi u pojedinim funkcijskimjedinicama

- uz to, upravljaka jeinica zauena je za automatsko izvravanje programa upravljanje slijedomizvravanja instrukcija kojima je preoen algoritam obrae--> svaki korak algoritma predstavljen je jednom strojnom instrukcijom ili slijedom strojnih instrukcija

(1:Nvii prog. jezik : strojni jezik)one oreuju elementarne operacije koje sklopovlje moe izvesti

- instrukcije oreuju elementarne operacije koje sklopovlje moe izvesti- na slici se prikazuje format strojne instrukcije IAS raunala (gleaj samo 1 instrukciju!!) podformatom strojne instrukcije porazumijeva se oblik (organizacija) strojne instrukcije s oznaenimpoljima (nizovima binarnih znamenki 0 i 1) kojima je naznaena funkcija- strojna instrukcija je duljine 20 bitova i organizirana je u 2 polja:

* 8 bitova prestavljaju polje operacijskog koa. Ono oreuje operaciju koja de se izvriti. Svakojstrojnoj instrukciji iz skupa instrukcija jenoznano je priruen 8-bitni operacijski kod. To znai aIAS moe imati skup strojnih instrukcija koji se sastoji maksimalno o 28=256 instrukcija.* Drugo, 12-bitno polje je aresno polje koje sarava aresu memorijske lokacije na kojoj se nalazipodatak (operand). Svakoj memorijskoj lokaciji u memorijskoj jeinici jenoznano je priruenaresa to znai a se binarnim slijeom iz aresnog polja moe izravno aresirati 212=4096memorijskih lokacija. 12-bitna uljina aresnog polja ujeno je oreivala i ukupni kapacitetmemorije: 4096 40-bitnih rijei.- strojne instrukcije koje imaju samo jedno adresno polje nazivaju se jednoadresne strojne instrukcije.

- viimo a je uljina memorijske rijei (40 bita) prilagoena uljini rijei poatka (40 bita), ok je


8/36

duljina strojne instrukcije 20 bitova. To je omogudilo a se 2 strojne instrukcije smjetaju u jenumemorijsku lokaciju: lijeva strojna instrukcija i desna strojna instrukcija.

- program se izvrava tako a upravljaka jeinica pribavlja (fetch) instrukcije u koiranom obliku izmemorijske jedinice (u IAS raunalu se istoobno pribavljaju 2 strojne instrukcije: lijeva i esna),ekoira ih i u sklau s njihovom funkcijom generira upravljake signale na temelju kojih funkcijske

jedinice (ALJ,M,U/I J) izvode potrebne operacije- algoritam obrade je u obliku slijeda strojnih instrukcija pohranjen je u memorijskoj jedinici u kojoj su

pohranjeni i poaci. Raunalo s takvom znaajkom naziva se raunalo s pohranjivanjem programa.- postavlja se pitanje: ako su poaci i strojne instrukcije preoene binarnim kodovima i ako supohranjeni u istoj memorijskoj jeinici, kako se zna to je poatak, a to instrukcija i razlikuju li se onina temelju slijeda bitova?

--> na temelju slijea bitova nije mogude razlikovati poatak o strojne instrukcije- za IAS raunalokaemo a je akumulatorsko orijentirani stroj zato to sreinju ulogu u izvoenjuaritmetikih operacija ima spremnik registar: akumulator AC- kako de se izvoiti aritmetike operacije koje zahtijevaju 2 operana npr. C=A+B, gje su A i Boperandi?

--> opdenito, moemo napisati C=f(A,B). Ako ovaj izraz promatramo u svjetlu strojnim instrukcija,ona bismo mogli redi a funkciji f ogovara polje operacijskog koa, a a A i B prestavljaju areseizvorita operanaa, ok je C aresa oreita rezultata. U sklau s time mogli bismo oekivati astrojne instrukcije buu troaresne onosno a imaju sljeedi format: op kod, adresno polje1,adresno polje2, adresno polje3, pri emu aresna polja 1 i 2 predstavljaju adrese izvorita, a aresnopolje 3 adresu odreita.No strojna instrukcija IAS raunala je jenoaresna. Kako se jenoaresnominstrukcijom moe porati operacija koja zahtijeva 3 arese? To je rijeeno ovako: U akumulatoruAC nalazi se jean o operanaa (AC je izvorite jenog operana), rugi se operand nalazi umemorijskoj jeinici i on je oreen 12-bitnom adresom iz adresnog polja strojne instrukcije.Oreite rezultata je akumulator AC. akle, umjesto C=f(A,B) moemo napisati A=f(A,M) gje Aodgovara akumulatoru AC, a M adresi memorijske lokacije. Jasno, nakon obavljene specificirane

operacije operan u AC je izgubljen jer se u akumulatoru AC saa nalazi rezultat.- raunalo IAS imalo je 5 osnovnih tipova strojnih instrukcija koje se mogu razvrstati na:1. instrukcije za prijenos (premjetanje) podatakadata transfer2. instrukcije za obradu podatakadata processing3. ulazno-izlazne instrukcije

4. instrukcije za upravljanje izvravanjem programa program control5. instrukcije s jelominom zamjenom partial substitution- prva 4 tipa instrukcija karakteristina su i za ananja raunala- instrukcije s jelominom zamjenom bile su strojne instrukcije koje su mijenjale samo aresno poljestrojnih instrukcija. Pomodu njih su programi mogli preoblikovati svoje strojne instrukcije tijekom

izvoenja i oa se istainstrukcija mogla primjenjivati

na drugom skupu podataka.

Ovakva se mogudnost, aprogram mijenja sam sebe, vrlo

brzo pokazala kao neprikladna

jer oteava ispitivanjeispravnosti rada programa i

otkrivanja greaka u programute se poetkom 60-ih godinaprolog stoljeda naputauporaba instrukcija za

modifikacije adresnog dijela

strojnih instrukcija.


9/36

Slika prikazuje organizaciju sreinje procesne jeini, tj. procesora raunala IAS. vije se strojneinstrukcije smjetene u jenoj 40-bitnoj rijei, koja je pribavljena iz memorijske jeinice, privremenosmjetaju u memorijski registar poataka S. Iz S registra esna se strojna instrukcija smjeta uinstrukcijski registar I. Lijeva se strojna instrukcija pohranjuje u privremeni registar CR. Operacijski

kod (8-bita) esne instrukcije se prosljeuje sklopu za ekoiranje (izravno se taj sklop naziva

funkcijska tablica), a preostalih se 12 bitova (adresno polje) prenosi u memorijski adresni registar M.M sarava aresu operana koji de se dohvatiti iz memorijske jedinice i sudjelovati u zadanojoperaciji. Nakon to se esna strojna instrukcija izvee, iz privremenog registra CR se premjeta lijevainstrukcija u instrukcijski registar I i izboi se na prethono opisan nain.Saraj 12-bitnog registaraPC(P) povedan za jean pokazuje sljeedu memorijsku rije koja sarava sljeede vije strojneinstrukcije programa. Ako je bila ekoirana strojna instrukcija grananja ili skoka (sljeeda strojnainstrukcija nije ona koja je uzastopna u programu), onda se njezino adresno polje, umjesto u registar

M, premjeta u programsko brojilo PC(P). Na taj je nain pripremljena aresa memorijske rijei kojasarava vije instrukcije koje de se sljeede pribaviti.- programsko brojilo PC sarava aresu sljeede strojne instrukcije (onosno, u raunalu IAS aresumem. lokacije koja sarava instrukcijski par)

- instrukcijski registar IR sarava instrukciju ije je izvoenje upravo u tijeku--> u raunalu IAS programsko se brojilo nazivalo upravljako brojilo CC (Control Counter), ainstrukcijski registar se nazivao registar funkcijske tablice FR (Function Table Register)

- izvoenje strojne instrukcije ovija se u 2 faze (obje faze se nazivaju i instrukcijski ciklus): PRIBAVI(fetch) i IZVRI (execute)*faza PRIBAVI tijekom ove faze upravlj. jedinica pribavlja strojnu instrukciju iz memorijske jedinice

1. KORAK: iz memorije se pribavlja strojna instrukcija i smjeta se u instrukcijski registar IR;adresa strojne instrukcije nalazi se u programskom brojilu PC

--> u IAS raunalu pribavljaju se vije strojne instrukcije smjetene u 40-bitnoj rijei2. KORAK: saraj programskog brojila PC se povedava za jean i time oreuje strojnuinstrukciju koja neposredno slijeda za instrukcijom koja je upravo pribavljena

--> u raunalu IAS oreuje se par strojnih instrukcija iz slijea3. KORAK: dekodira se 8-bitni operacijski kod strojne instrukcije (pribavljene u 1.koraku)

- tredim korakom zavrava faza PRIBAVI. Upravljaka jeinica prelazi u fazu IZVRI.*faza IZVRIupravljaka jeinica, ovisno o ishou ekoiranja operacijskog koa, generira sljeoveupravljakih signala kojima pobuuje operacije izravno porane sklopovljem (npr. prijenos poatakaiz memorijske jeinice, prijenos poataka izmeu registra i aritmetiko-logikih sklopova, aktiviranjearitmetiko-logikih sklopova, prijenos poataka memorijskoj jeinici, promjena vrijenostiprogramskog brojilaako je rije o strojnoj instrukciji grananja ili skoka)

4. KORAK: pobuuju se sljeovi operacija kojima se izvrava instrukcijaPRIMJER: faza IZVRI za aritmetiku operaciju zbroji (a) moe biti preoena koracima:

4. KORAK: dohvati podatak (operand) iz memorijske lokacije i smjesti ga u memorijski registar

podataka S; adresa memorijske lokacije na kojoj se nalazi operan oreena je sarajemmemorijskog adresnog registra M

5. KORAK: izvei operaciju zbrajanja; rezultat operacije smjeta se u akumulator AC (A)- izvoenjem posljenjeg koraka u fazi IZBRI, upravljaka jeinica se vrada na 1. korak faze PRIBAVI inastavlja se faza PRIBAVI

- ritam izmjene PRIBAVIIZVRI nastavlja se sve ok se ne izvee strojna instrukcija za zaustavljanjerada (Halt)

*u suvremenim procesorima promjene stanja PRIBAVIIZVRI ogaaju se i nekoliko stotinamilijuna puta u sekundi

- u memorijskoj su jedinici pohranjeni podaci i strojne instrukcije u istom obliku kao nizovi 0 i 1--> kako upravljaka jeinica razlikuje strojnu instrukciju i poatak?--> na temeljnu binarnog niza nije ih mogude razlikovati--> strojna instrukcija i poatak mogu se razlikovati jeino na temelju stanja upravljake jeinice:*ako se upravljaka jeinica nalazi u fazi PRIBAVI, taa se rije pribavljena iz memorijske jeinice


10/36

smatra strojnom instrukcijom (ili parom strojnih instrukcija u raunalu IAS) i smjeta se u instrukcijskiregistar IR, onosno u sluaju raunala IAS esna strojna instrukcija smjeta se u IR, a lijeva uregistar CR

*ako se upravljaka jeinica nalazi u fazi IZVRI, rije koja se ohvada iz memorijske jeinice tumaise kao podatak (operand)

-jenako tako, ako se tijekom faze IZVRI rije pohranjuje u memorijsku jeinicu, ona je to poatakili rezultat neke aritmetike ili logike operacijeMEMORIJSKA JEDINICA

- memorijska jedinica IAS raunala bila je za ananje stanje razvoja tehnologije vrlo skromnogkapaciteta: 4096 40-bitnih rijei akle 4 K 40-bitnih rijei (1 K=210)- no izveba 163840 bistabila, tj. 4096*40 bila je zbog taanjih tehnolokih ogranienja ocijenjenakao neizvediva

- priklonili su se rjeenju u kojem je memorijska jeinica bila realizirana uporabom elektronskih cijevislinih katonoj cijevi koje su bile razvijene u tvrtki RCA, Princeton--> te su se cijeli nazivale Selectron i za izvedbu memorijske jedinice bilo je upotrebljeno 40 takvih

Selectrona svako od njih bio je kapaciteta 4096 bita

- svaka je elektronska cijev pohranjivala bitove u obliku tamnih (0) i svijetlih polja (1), a zaslon cijeviosvjeavao se elektronskim snopom- elektronski snop rabio se i za itanje i upisivanje podataka u Selectron, tako da je to bila memorija sizravnim pristupom o eljenog poloaja (ranom access memory)- naime, za memorije s izravnim pristupom vrijedi da je vrijeme pristupa memorijskoj lokaciji

neovisno o poloaju te lokacije u memorijskoj jedinici. Brzina memorijske jedinice tj. vrijeme pristupa(memory access time) bilo je 50 s- memorijska jeinica nema sposobnosti obrae poataka, ved moe izvoiti vije vrlo vaneoperacijepohranu poataka i ohvadanje prethono pohranjenog poatka- ohvadanje poatka opisano je operacijom itanja (rea), pohrana po. operacijom pisanja (write)- rije iz memorije ohvada se tako a se aresa memorijske lokacije iji se saraj eli ohvatitismjeta u memorijski aresni registar M i time aresa postaje raspoloiva na aresnoj sabirnici, azatim upravljaka jeinica generira upravljaki signal ITAJ koji se alje memorijskoj jeinici- izabrana se rije, nakon isteka vremena pristupa memoriji, npr. 50 s za IAS raunalo, prenosi prekoputa podataka (sabirnice poataka) procesoru i smjeta u memorijski registar poataka S- napomenimo a operacija itanjanije estruktivna operacija, onosno ona ne rui ili ne mijenjasaraj proitane memorijske lokacije- operacija pisanja izvoi se na sljeedi nain: poatak koji se eli pohraniti u memorijskoj jeinicismjeta se u memorijski registar poataka S i time postaje raspoloiv na putu poataka (sabirnicipoataka) izmeu procesora i memorije, aresa memorijske lokacije na kojoj se eli pohranitipodatak postavlja se u memorijski aresni registar M i time aresa postaje raspoloiva na aresnojsabirnici. Upravljaka jeinica generira upravljaki signal PII i alje ga memorijskoj jeinici. Nakonisteka vremena pristupa memoriji, podatak biva pohranjen na izabranoj memorijskoj lokaciji.

- operacija pisanja je uvjetno reeno estruktivna u smislu a je novi poatak koji se pohranjuje naeljenu memorijsku lokaciju, prebrisao stari saraj na toj memorijskoj lokaciji- von Neumann, Burks i Goldstein, svjesni a postoje mnogi vani razrei problema koji zahtijevajuvedi kapacitet memorijske jeinice o 4096 rijei, razmatraju hijerarhijsku organizaciju memorije--> ona se sastoji od radne (primarne ili glavne) memorije , sekunarne memorije i trede razine tzv.neaktivne memorije (dead store)

rana (primarna ili glavna) memorija-u IAS raunalu ostvarena Selectronima i izravno je poravala ra procesora- ujeno i najbra memorija u preloenoj hijerarhijskoj organizaciji sekunarna memorija- vedeg kapaciteta nego radna memorija, jeftinija (cijena po bitu manja), ali sporija- s njom upravlja raunalo, prestavlja njegov sastavni io- kao meij za pohranu poataka koristi magnetsku icu ili svjetlosno osjetljiv film


11/36

neaktivna memorija (ea store)- nije sastavio io raunala, po potrebi se ukljuuje u raunalo- o memorije u rugoj razini razlikuje se samo po raspoloivosti (zahtjeva runi zahvat operatera abi se ukljuila u raunalo)ULAZNO IZLAZNA JEDINICA

- raunalo IAS razmjenjivalo je podatke s okolinom, odnosno operaterom- za to su bile previene ove jeinice:*grafika izlazna jeinica za to su posluile elektronske cijevi Selectron koje su imale svjetla polja napozicijama na kojima su bile pohranjene jedinice i tamna polja koja su odgovarala nulama

*teleprinter s pomodnom magnetskom icom upotrebljavao se kao ulazno-izlazna jedinica--> oprema teleprintera bila je preinaena tako a je omogudavala i upis poataka s buene papirnatevrpce na magnetsku icu i obratno- raunalo IAS bilo je jenokorisniko raunalo (single user oriente) oputalo je istoobni ra sanijednom korisniku i zato se izmjena podataka s vanjskim svijetom obavljala pod izravnim upravljanjem

procesora

- autori raunala IAS razmatraju mogudnost istoobnog raa ulazno-izlazne jedinice i procesora,

meutim, zbog tehnolokih ogranienja oustaju o takve izvebe- tok poataka izmeu ulazni-izlazne jeinice i memorije u von Neumannovom raunalu--> preko akumulatora A pomodu programskog upravljanja- von Neumannov model raunala pripaa tipu arhitekture SIS- poboljanja funkcionalnih jeinica o izvornog von Neumannovo raunala o anas

JENOSTAVNO MIKRORAUNALO VON NEUMANNOV MOEL RAUNALA- velika je pozornost posvedena von Neumannovomraunarsko moelu i IAS raunalu--> osnovni razlog zato to je taj moel, tijekom skoro pola stoljeda, oreio osnovne zamisli uoblikovanju raunala i snano utjecao na arhitektonske znaajke suvremenih raunala- zamisli kao to je raunalo opde namjene, svoenje poataka i instrukcija na numeriki (binarni)kod, njihovo pohranjivanje u istoj memorijskoj jedinici, 4 osnovne funkcijske jedinice (ALJ, UJ,

memorijska jedinica, ulazno-izlazna jedinica) i 4 osnovna razreda strojnih instrukcija (instrukcije za

prijenos podataka, instrukcije za obradu podataka, ulazno-izlazne instrukcije, instrukcije za

upravljanje izvravanjem programa)oreuju znaajke koje nalazimo u suvremenim raunalima- naravno, za vie o 5 esetljeda von Neumannov moel raunala oivio je brojne promjene ipoboljanja koja su se snano orazila na njihovoj performansi, pouzanosti, raspoloivosti,prilagoljivosti i ramatinom pau cijene raunala- veliku je zaslugu za sve to imao strahoviti tehnoloki napreak, posebno mikroelektronike, odnosnotehnologije visokog stupnja integracije

VON NEUMANNOVO RAUNALO RAUNALO SIS- raunala temeljena na von Neumannovom moelu razvrstavamo, u sklau s Flynnovomklasifikacijom, u SISD (Single Instruction Stream Single Data Stream) arhitekturu raunala s jeniminstrukcijskim tokom i jednim tokom podataka

- ako paljivo promotrimo sliku na str. 3 viimo a moel ima samo jean tok poataka i samo jeaninstrukcijski tok

- oba izviru iz memorijske jeinice, a susredu se u ALJ- fizika realizacija putova za prijenos podataka i instrukcija je takva da se isti put (sabirnica podataka)koristi za oba toka

--> posljedica: istodobno na tom putu ne mogu postojati i jedan i drugi tok pa je obrada strogo

slijedna (sekvencijalna)

- ako analiziramo aktivnosti tijekom instrukcijskog ciklusa (faze PRIBAVI i IZVRI), moemo utvriti aje posebno intenzivan promet i instrukcija i poataka izmeu procesora i memorijske jeinice:tijekom faze PRIBAVI procesor obavezno jenom ili vie puta uzastopce pristupa memorijskoj jedinicipribavljajudi strojnu instrukciju; tijekom faze IZVRI, ovisno o vrsti operacije koju treba izvesti,procesor takoer za vedinu operacija pristupa memorijskoj jeinici a bi ohvatio operane ili pak


12/36

pohranio rezultat

Pojednostavljeni prikaz von Neumannovog raunala:- viimo a je na toj razini apstrakcije raunalo prikazano samo procesorom, memorijskom jeinicomi spojnim putem izmeu njih- promet podataka (u irem znaenju jer su i strojne instrukcije svedene na binarni kod)se odvija

spojnim putem, a brzina obrae oito ovisi o njegovoj propusnosti- naalost, propusnost spojnog puta je takva a se samo jean poatak ili samo jena strojnainstrukcija mogu u vremenu prenijeti izmeu procesora i memorijske jeinice- J. Backus, jedan od autora programskog jezika FORTRAN, u kritici von Neumannovog modela

raunala nazvao je taj spojni put von Neumannovim uskim grlom- Backus tvri a mora postojati manje primitivan nain ostvarivanja obrae poataka negoli je topumpanje ogromne koliine poataka naprije-natrag kroz taj spojni put


13/36

3. Arhitektonske generacije raunalaPRVA TEHNOLOKA GENERACIJA (1951-1959)- elektronske cijevi (vacuum tube)

- akustike memorije mali mapacitet, skupe i nepouzdane- strojni jezik

- U/I buene kartice- magnetski bubanj, magnetska traka

- electronic brains that woul change the worl- 1951.g. na tritu prvo komercijalno raunalo (prije toga su bili samo za znanstvena istraivanja)RUGA TEHNOLOKA GENERACIJA (1959-1964)- tranzistor 1947.g. W. Brattain, J. Bardeen i W. Schockley (dobili Nobelovu nagradu)- memorije s feritnim magnetskim jezgricama znatni kapacitet, razumna cijena i pouzdanost- masovne memorije magnetske trake, diskovi i bubnjevi- vii programski jeziciTREDA TEHNOLOKA GENERACIJA (1964-1971)- integrirani sklop 1958. g. J. Kilby i R. Noyce

- integrirani sklopovi niskog i srednjeg stupnja integracije*stupanj integracije=broj komponenti integriranih na jeininoj povrini- integrirane poluvoike memorijeETVRTA TEHNOLOKA GENERACIJA (1971-danas)- 1970.g. T. Hoff dizajniranje integriranog sklopa za digitalni sat--> prvi mikroprocesor Intel 4004

- integrirani sklopovi vieg stupnja integracije- osobito mikroprocesori i memorije

- Apple I procesorska ploa 1977.- Apple IIcjelokupni mikroraunalni sustav (tastatura,monitor, isketna jeinica i operacijski sustav)- 1981.g. IBM Personal Computer, PC, s Intelovim mikroprocesorskim ipom i Microsoftovim OS-om

- masovne memorije savitljivi diskovi, winchester diskovi, videodiskovi- programski jezici vrlo visoke razine --> objektno orijentirano programiranje

- raunalne mree (LAN, WAN)PETA TEHNOLOKA GENERACIJA- raunala izgraena pomodu organskih sastavnih ijelova; NK raunala, biometrijska raunala--> uzor u biolokim sustavima- klasifikacija temeljena na arhitekturi i organizaciji raunala- 1951.g. UNIVAC I (UNIVersal Automatic Computer)

--> prvo elektroniko raunalo opde namjene--> prvo komercijalno raunalo (komercijalna verzija ENIAC-a)PRVA ARHITEKTONSKA GENERACIJA

- raunala Von Neumannove strukture --> raunala s pohranjenim programom- vedina raunala prve arhitektonske generacije unikati- sreinji poloaj aritmetiko-logike jeinice--> osnovna znaajka raunala prve arhitektonske generacije--> sav promet putem akumulatorskog registra

- raunala sa slinom strukturom izvoe se i u novijim tehnolokim generacijama, a ne samo u tehnicielektronskih cijevi

- pojeinano izvoenje programa: EVAC, ESAC...*sva raunala 1. arh. gen. nisu samo ona sa elektronskom cijevi; nego ima ih i sa tranzistorima (iintegriranim sklopovima)


14/36

DRUGA ARHITEKTONSKA GENERACIJA

- nemogudnost autonomnih asinkronih ulaznih i izlaznih operacija--> uveden ulazno-izlazni procesor

- razraena tehnika prekia karakteristika 2.arh.gen.- sistemski nadzorni programi, tzv. monitori (pretea operacijskog sustava)- uveden indeksni registar --> modifikacija memorijske adrese (adresni registar)

- razraen potprogramski skok i povratak u glavni program*zahvati u sklopovlju i programskoj porci- grupni nain izvoenja programa

- tranzistori, feritne memorije- napreak u izrai sistemske programske porke--> mnemoniki i jezini procesori, programski punioci, usluni programi, aplikacijski programi- programske knjinice- ruga arhitektonska generacija raunala poinje se proizvoiti kao tzv. poroica raunala- razvoj strojno neovisnih viih programskih jezika- vie ne postoji centralizam u arhitekturi ruge generacije (registar za prijenos poataka uaritmetikoj jeinici raunala prve. arh. generacije); IBM 1130, PP-8--> Von Neumannov moel raunala oivio najvedu promjenu

TREA ARHITEKTONSKA GENERACIJA- nije jenostavno razluiti raunala na ona iz ruge i ona iz trede arhitektonske generacije- raunala trede arh. generacije --> ona izgraena sreinom 60-ih i kasnije- neopravano se smatra a je svako raunalo izgraeno s integriranim sklopovima raunala tredearhitektonske generacije

--> iako je neosporna injenica a su sklopovi niskog stupnja integracije preobrazili raunala- svojstva trede generacije:

paralelnost i istodobnost u radu:- naglaena paralelnost za istovremenu obrau vie programa(to omoguduje OS, povedava sepropusnost tj. broj izraunavanja u jeinici vremena)--> vieprogramski ra, vieprocesorski ra, aritmetike i narebene cjevovone jeinice- preklapanje dohvata, analize i izvoenja narebe izraom narebenih i aritmetikihcjevovoda ili

- postojanje viestrukih aritmetiko-logikih jeinica

upotreba mikroprogramiranja--> povedanje prilagoljivosti raunala raznim zahtjevima

operacijski sustavnove poluvoike memorije nia cijena--> izgradnja sustava s velikim naslovnim prostorom


15/36

smanjenje dimenzija i cijenaOSsistemska programska porka koja ima ulogu koor iniranja aktivnosti i upravljanja--> nadogradnja monitora iz prethodne arhitektonske generacije

*raunala 1. arh. gen. --> pojeinano izvoenje programa*raunala 2. arh. gen. --> grupno izvoenje programa (monitor)

*raunala 3. arh. gen. --> rad u vremenskoj podjeli (operacijski sustav)- naredbeni ciklus --> koraci povezani s obradom naredbe

tijek naredaba+tijek podataka

--> vedi broj tijekova narebi usmjeren prema UJ (vedi broj UJ)--> vedi broj tijekova operanaa vedi broj ALJ- naredbu dohvati iz memorije u UJ, generira upravljake signale o ALJ gje se izvoi--> izvoenje narebe zahtijeva i ohvadanje operanaa- M.J.Flynnova klasifikacija procesorskog paralelizma, zasnovana na broju istodobnih tijekova

naredaba i podataka u procesoru P za vrijeme izvoenja programami i md mnogostrukost procesora P, mjera procesorskog paralelizmaSISD mi=md=1 - nema paralelnosti

SIMD mi=1, md>1 - vie ALJ ili moularnost ALJ (>1 prospojnih puteva)MISD mi>1, md=1 - vie UJ, jena ALJMIMD mi>1, md>1 - vedi broj UJ i ALJ (vedi broj procesora)- poroica raunala IBM S/360, UNIVAC 1100, PP-11

ETVRTA ARHITEKTONSKA GENERACIJA--> mikroprocesorska raunala- mikroprocesor CPU u integriranoj tehnologiji- s gleita arhitekture nita novoga

- mala veliina, niska isipacija topline i niska cijena- razvoj ugranih (embee) raunala


16/36

- mikroraunalo raunalo etvrte arhitektonske generacije- mikroprocesor

- radna i programska memorija

- ulazni i izlazni pristupi

- vremenski i upravljaki sklopovi

- skup i set instrukcija razliit ko mikroprocesora u razliitim ureajima- arhitektura CPU-avedina mikroprocesora ne prestavlja neki napreak (jenostavni sustavi rugeili ak prve generacije)MIKROPROCESORSKA RAUNALA- mikroprocesor nalazimo u svim tehnikim ureajima:*raunalima opde namjene: PC-ovi, prijenosna raunala, lanovnici*ureajima posebne namjene: kalkulatori, mp3 playeri, iPo*ugraenim raunalima koja upravljaju atuomobilima, kudanskim ureajima, komunikacijskimsustavima, mobitelima, tvornicama, elektranama, semaforima

- razvoj mikroprocesora skup, ali proizvonja i proaja u velikim koliinama -->pojela trokova, niskacijena

- arhitektura CPU-avedina mikroprocesora ne prestavlja neki napreak (jenostavni sustavi rugeili ak prve generacije)- prednosti mikroprocesora:

*mogudnost programiranja: kompleksna funkcionalnost se relativno jenostavno moe ostvaritipomodu programske porke*performanse: napreak u tehnologiji integriranih sklopova omoguduje bre i modnijemikroprocesore

*isplativost: mikroprocesori su po priroi vienamjenski, pa se proizvoe u velikim koliinama tominimizira njihovu cijenu

*pouzdanost: integrirani sklopovi su visoko-pouzani ureaji proizveeni u strogo kontroliranimuvjetima

*kompaktnost: sve veda i veda funkcionalnost se moe zapakirati na jean mikroprocesorski ip- nedostaci mikroprocesora:

*uenje potrebno za oblikovanje koritenjem mikroprocesora moe zahtjevati veliku koliinuuloenog vremena i truda*mikroprocesori imaju mnotvo kompleksnih svojstava*mikroprocesori ne oprataju greke prilikom programiranja; izvrit de tono ono to jeisprogramirano, nemaju zrav razum niti intuiciju u vezi toga to je programer namjeravao ostvariti*alati koji omoguduju ispravljanje pogreaka obino su vrlo primitivni (posebno u onosu naprograme koji postoje za jezike vie razine)OPDENITO O RAZVOJU MIKROPROCESORSKIH RAUNALA- 15.11.1971.g. asopis Electronic News INTELov oglas mikroprogramabilno raunalo na chipu--> poetak oba mikroprocesora- p-kanalna MOS tehnologija (2300 tranzistora, 46 instrukcija, 4-bitna rije, takt 740 kHz)upljine sunosioci naboja

*n-kanalnielektroni nosioci naboja; bre, bolje- sustav MCS-4 --> Micro Computer System s 4-bitovnom rijei, 1971.g.- Intel 1976.g.mikroraunalo 8048--> na jenoj silicijskoj ploici 8-bitovni mikroprocesor, U/I pristupi, radna memorija i ispisnaprogramska memorija

- mikroprocesor, radne memorije, ispisne memorije, ulazni i izlazni sklopovi itd.

--> proizvoi etvrte tehnoloke generacije integriranih sklopova koji slue za izrau cjelokupnihraunala i njihovih ijelova- arhitektura i organizacija takvih raunala--> ruga i treda generacija (ili ak prva!)- mikroraunala --> raunala etvrte arhitektonske generacije


17/36

- za tih prvih 15 godina razvoja:

*broj komponenata na mikroprocorskom chipu (poluvoikoj ploici) se povedao za 200 puta*frekvencija signala vremenskog voenja za 50 puta*mod obrae za 2 o 3 rea veliine- razvoj mikroprocesorskih sklopova se nastavlja:

*1. generacija PMOS tehnologija*2. generacija NMOS tehnologija

*3. generacija 16-bitovni mikroprocesori

*4. generacija 32-bitovni mikroprocesori, 1981.

*5. generacija 64-bitovni mikroprocesori, Intel Pentium

MIKROPROCESORSKE TEHNOLOGIJE

- uzgoj kristala silicija

- rezanje u tanke krune oreske (wafers)- izraa vedeg broj poluvoikih ploica (chips) --> prije rezanja naziva se eng. die- smjetanje poluvoikih ploica u kuita (ual In Line Package, IP) --> integrirani sklop- postotak ispravnih i neispravnih integriranih sklopova

- izraa kuita s ovoljnim brojem vanjskih kontakata- poluvoiki LSI sklopovi realizirani pomodu poluvoikog materijala (silicij)- aktivni elementi u elektronici rade kao sklopke

- veda ili manja voljivost materijala ovisi o postojanju nosilaca elektrinog naboja (elektroni iupljine)- isti silicij na sobnoj temperaturi vrsto vezani elektroni uz kristalnu reetku; oavanje oreenemale koliine neistoda--> n-tip poluvoia i p-tip poluvoia- osnovna svojstva poluvoia --> temelj izgranje elektronikih sklopova- tranzistori --> glavni poluvoiki sastavni ijelovi; slue za realizaciju elektronikih sklopova kaoglavni aktivni elementi

- prema nainu realizacije tranzistora va osnovna tipa poluvoike tehnologije--> MOS (unipolarna) tehnologija

--> bipolarna tehnologija

MOS (unipolarna) tehnologija

- MOS FET (Metal Oxide Semiconductor Field Effect Transistor)

--> tranzistor koji rai na principu jelovanja elektrinog polja--> jednostavnija izraa, manja potronja--> n-kanalni; bri zbog vede pokretljivosti elektrona--> p-kanalni (nosioci naboja su upljine)- MOS FET tranzistor s n-kanalom: ovoimo pozitivan naboj, struja tee o n o n zbog toga topoluvoi p tipa ima manjiske nosioce elektrone koji omogudavaju a struja potee o izvora premaponoru

*CMOS FET


18/36

*4-bitna rije --> br. kombinacija 24, 64-bitna rije --> br. komb. 264--> ira rije=vedi broj paralelnih linija koje prenose- 4-bitna rije trai i regostre o 4 bita- poluvoi moe se uiniti voljivim (silicija, galij arseni za velika raunala)

IZRAZITO PARALELNA RAUNALA --> vedi broj CPU- paralelnost koju donosi 3.arh.gen- osnovna elja za povedanjem propusnosti

- izgranja sve brih sklopova- izgradnja paralelnih sklopova

--> istodobna upotreba jednakih sklopova/elemenata obrade

- razvoj i izgranja raznih brzih i vrlo sposobnih raunala pogotovo onih koja se nazivajusuperraunalimaSustavi povezivanja procesora ko paralelnih raunala:MATRINI SUSTAVI (array processor)- matrino rasporeeni paralelno vezani procesori

- izvoenje narebe --> adresa retka i stupca u procesorskom polju (processor array)- procesni dio sustava SOLOMON I (Simultaneous Operation Linked Ordinal Modular Network)GRUPNI SUSTAVI (ensemble processor)

- nakupina procesora okupljena oko jene upravljake jeinice- paralelni sustav PEPE (Parallel Element Processing Ensemble) s 288 elemenata

CJEVOVOD (pipeline)

- uoena nezaposlenost pojeinih ijelova raunala- posao porazdijeliti i slijedno organizirati

- osnovna struktura cjevovodnog sustava

--> m osjeaka (procesna jeinica Ci i ulazni registar Ri)- cjevovod --> aritmetiki, narebeni ili posebne namjene- TI ASC (Texas Instruments Advanced Scientific Computer

HIPERKOCKA (hypercube)

- ideja stvaranja roja procesora

- potekoda --> meusobno povezivanje- procesore razmjestiti u vrhove hiperkocke

- 2nraunala razmjeteno u vrhove n-dimenzionalne kocke

- Cosmic cube 6-kocka s 64 vorovaVIEJEZGRENI PROCESOR (multicore processor, chip-leve multiprocessor, CMP)- kombinira vije ili vie nezavisnih jezgri (uobiajeno CPU) u jeinstvenu cjelinu unutar jenogintegriranog kruga

- mikroprocesor s vie logikih jeinica za obrau (logical processing units)- Mooreov zakon primjenjiv na jezgre u mikroproceosru

--> dvojezgreni procesor Intel Core 2 Duo E6750


19/36

RAUNALNI KLASTER (cluster)- sustav raunala umreenih koritenjem brze lokalne mree pomodu koje raunala meusobnokomuniciraju

- mrea ranih stanica (Networks of Workstations, NOW) ili klasteri radnih stanica (Clusters ofWorkstations, COW)

- prvi hrvatski klaster Isabella--> 92+2 raunala, 560 jezgri na vorovima, 880 GB memorije, 13 TB lokalnog iskovnog prostora,oatnog iskovnog prostora sa sreinjeg iskovnog prostora Srca ukupnog kapaciteta do 8 TBGRID (grid)

- raunalna okolina koja omogudava povezivanje raspoijeljenih raunalnih srestava u inamikezajednice tzv. virtualne organizacije

- Hrvatski grid

--> rezultat projekta CRO-GRI Infrastruktura koji je zavrio krajem 2006.SUPERRAUNALA (supercomputers)- izvoenje visoko sofisticiranih i sloenih izraunavanja koja zahtijevaju snanu procesnu mod--> velika i vrlo skupa

- izrazito paralelna raunala koja trenutano imaju najbolje ili priblino najbolje performanse u svijetu- performanse izraene u FLOPS-ima (floating point operations per second)--> MFLOPS, GFLOPS, TFLOPS, PFLOPS (peta = 1015)

- 1964.g. Control ata Corporation, superraunalo CC 6600, 3 MFLOPS-a, dizajnirao Seymour Cray,California, SAD

- 1972.g. Cray Research Inc., superraunalo Cray-1UMJETNA INTELIGENCIJA I RASPOZNAVANJE UZORAKA (osnova pete generacije raunala)- C. Shannon (utemeljitelj teorije komunikacija) 1962.g. ao sljeedu viziju raunala:jelotvornistrojevi za takve probleme kao to su raspoznavanje uzoraka, prevoenje kezika i tako alje moatrae rugaiji tip raunala o onih koje anas imamo. Osjedam a de to biti raunalo koje deprirodno operirati strukturama, pojmovima i nejasnim slinostima, a ne s eseteroznamenkastimbrojevima.- raunala 5. generacije, 5G, Japan 1982.g.:*saobradanje ovjek-raunalo i upravljanje obraom prironim jezikom i jezikom bliskim korisniku*raunalu redi to treba uraiti, a ne kako uraiti*posjeovanje razliitih baza poataka za informiranje u vie razina*rukovanje i obraivanje nenumerikih poataka kao to su okumenti, grafika, slike, govor i sl. - znaajke:*graevna komponenta--> integrirani sklopovi vrlo visokog stupnja integracije i

*primjena umjetne inteligencije i raspoznavanje uzoraka

- Inteligentna raunala nisu san ved stvarni cilj istraivanja S. Uchida- cilj pete generacije:

*razvoj ureaja koja de biti u mogudnosti ogovoriti na ulazni prironi jezik te biti u mogudnosti uiti isamoorganizirati se

*koritenje molekularne i nanotehnologije, kao i kvantnog raunanja (kvantna fizika)- bliska buudnost --> raunala izgraena pomodu organskih sastavnih ijelovaTEHNOLOKI TRENOVI- Mooreov zakon

--> Goron Moore, suosniva Intela, 1975.g.gustoda tranzistora se uvostruuje svake 2 goine--> 18 mjeseci avi House, Intelov izvritelj, promjene bi uzrokovale raunalnu performansu ase uvostruuje svakih 18 mjeseci


20/36

4. Mikroraunalo i mikroprocesor- mikroraunalo =raunalo koje ima centralnu procesorsku jeinicu izveenu u tehnologiji VLSI ili LSI,memoriju s izravnim pristupom, ispisnu memoriju, ulazno-izlazne meusklopove, generator signalavremenskog voenja, pomodne sklopove (izvor napajanja, sklop za upudivanje...)- programska porka je vezivna materija koja ta 4 bloka osmiljuje i ri ih zajeno

- mikroprocesor sjeinjuje u sebi sposobnost raunskog ijela i ijela koji je sposoban a na temeljudobivenih rezultata donosi odluke izabire jedan od alternativnih smjerova daljnjeg djelovanja,akcije- u memoriji se pohranjuju poaci u binarnom obliku, meurezultati i rezultat--> takoer su pohranjeni programi koji oreuju mikroprocesoru koje operacije mora izvriti- preko ulaznog meusklopa ostvaruje se put za prijenos binarnih podataka od ulaznih jedinica premamikroprocesoru ili memoriji

- izlazni meusklop omoguduje prijenos binarnih poataka o mikroprocesora prema izlaznimjedinicama

- sastavljeno o 4 osnovna bloka: mikroprocesora, mem. , ulaznog meusklopa, izlaznog meusklopa- sastavni blokovi su preko vanjske sabirnice povezani i tvore mikroraunalo- vanjska sabirnica je skup linija preko kojih se ovija komunikacija izmeu sastavnih ijelova

mikroraunala--> sastoji se o upravljake i aresne sabirnice te sabirnice podatakaMODEL MIKROPROCESORA

- mikroprocesorosnovni sastavni blok mikroraunala- centralno procesorska jedinica realizirana u tehnologiji LSI

- sastavljena iz:

upravljake jeinice: sklopovi koji ekoiraju instrukcije pribavljene iz memorije i u skladu s timgeneriraju sekvence upravljakih signala potrebnih za izvoenje instrukcijearitmetiko-logike jeinice: u njoj se izvoe aritmetike i logike operacije na binarnim poacimaregistara za privremeno pohranjivanje i rukovanje poacima: vedina stanarnih mikroprocesoraima rije uljine 8 bita (1 bajt)

- uljina rijei o 8 bitova omoguduje a se instrukcijska rije razijeli na klasian nain kao koraunala: na polje operacijskog koa, na polje naina aresiranja i na aresno polje- samo polje operacijskog koa zauzelo bi vedi io 8-bitne rijei*primjer: 8-bitni procesor M6800 ima osnovni skup o 72 instrukcije to zahtijeva operacijski ko o7 bitova, ako privremeno zanemarimo 197 razliitih operacijskih koova u zavisnosti o nainaadresiranja

- aresno polje bilo bi sveeno u najboljem sluaju na 1 bit--> to znai a bi bilo mogude izravno aresirati samo 2 memorijske lokacije oito a je premalo!- problem uljine rije mora biti ko mikroprocesora rijeen pribavljanjem vie 8-bitnih rijei zatvorbu jene instrukcijske rijei- zato rije mikroprocesor nije ua?

(npr. 24 ili 32 bita)vedina razloga utehnolokim ogranienjima npr. ubroju izvoa na integriranom kudituIP, problem gustode integracijekomponenti, postojedoj opremi zatestiranje i ispitivanje ipova u faziproizvodnje i sl.

- model mikroprocesora ima

akumulator A koji se upotrebljava za

privremeno pohranjivanje jednog od

operanada

- akumulator sujeluje pri izvravanjuaritmetikih i logikih operacija na


21/36

poacima, te ima i sreinju ulogu u prijenosu poataka unutar mikroraunala ili sustavamikroraunala- programsko brojilo - registar PCsari aresu (sljeede) instrukcije koja de biti pribavljena unarednom ciklusu

- operacijski kod instrukcije upisuje je u instrukcijski registar UR

- u 16-bitnom brojilu podataka registru DCsarana je aresa memorijske lokacije u kojoj senalazi operand- izvoenje svake instrukcije ijeli se na:1) faza pribavljanja instrukcije faza PRIBAVI2) faza izvravanja instrukcije faza IZVRI(mogude pribavljanje operanaa)- mikroprocesor za vrijeme faze PRIBAVI postavlja saraj programskog brojila preko interne sabirnicena vanjsku aresnu sabirnicu. Ujeno alje i ogovarajude upravljake signale (signal ITAJ) navanjsku upravljaku sabirnicu. Memorijski sklop ekoira postavljenu aresu (prisutnu na aresnojsabirnici) u cilju pristupa o ogovarajude memorijske rijei. Za nekoliko stotina ns sarajspecificirane memorijske lokacije pojavit de se navanjskoj sabirnici poataka. Taj se sarajpohranjuje u instrukcijskom registru IR i to je operacijski kod instrukcije. Za vrijeme faze PRIBAVI

mikroprocesor upotrebljava svoju internu logiku i povedava saraj programskog brojila.- u fazi IZVRI upravljaka jeinica, u sklau s operacijskim koom koji je pohranjen u instrukcijskomregistru, generira niz upravljakih signala. Rezultat tog niza signala su ogovarajudi prijenosipoataka, te operacije (npr. aktiviranje pojeinih sklopova unutar ALJ) izvravanja zadane instrukcije.- operacije unutar mikroprocesora (mikrooperacije) sinhronizirane su generatorom takta. Perioda

generatora takta moe biti, u ovisnosti o tipu mikroprocesora, o 100 ns o nekoliko s. Signaligeneratora takta mogu se sastojati odjenog ili vie signala (to je ona viefazni generator takta,M6800 ima signale 1 i 2).STANDARDNA ARHITEKTURA MIKROPROCESORA

- vedina ananjih procesora istog je tipa arhitekture- elementi standardne arhitekture su:

upravljaka jeinicaaritmetiko-logika jeinicajean ili vie akumulatoraregistri opde namjene ili skup registara opde namjenearesni registriinterne sabirniceUPRAVLJAKA JEINICA- generira upravljake signale i koorinira sve aktivnosti unutar mikroprocesora- pribavlja, dekoira, i omoguduje izvoenje instrukcije- komunicira s ostalim komponentama mikroraunala preko ulazno-izlaznih linija (upravlj. sabirnice)- za vrijeme faze PRIBAVI upravljaka jeinica pribavlja instrukciju i ekoira operacijski ko. U sklaus interpretacijom operacijskog koa, mijenja stanje mikroprocesora i alje upravljake signale rugimelementima mikroprocesora i mikroraunala. Niz takvih upravljakih signala rukovoi izvravanjeminstrukcije pribavljene iz memorije. Element iz niza upravljakih signala naziva se mikroinstrukcija.Primjeri takvih mikrooperacija su prijenosi izmeu registara, posmak saraja registra i slino.Instrukcija pribavljena iz memorije mikroraunala (makroinstrukcija) obino uvjetuje izvoenjeitavog niza mikroinstrukcijaMIKROPROGRAMIANA UPRAVLJAKA JEINICA- upravljaka jeinica koja ima upravljake rijei makroinstrukcije pohranjene u svojoj vlastitoj(mikroprocesorskoj) memorijinaziva se mikroprogramirana upravljaka jeinica--> vedina upravljakih jeinica mikroprocesora su mikroprogramirane- MIKROINSTRUKCIJAupravljaka rije koja je uzrok jene ili vie istovremenih operacija tzv.mikroopracija (npr. prijenosi izmeu registara, posmak saraja registra i sl.)- MAKROINSTRUKCIJA

--> instrukcija pribavljena iz memorije mikroraunala


22/36

--> uvjetuje izvoenje itavog nizamikroinstukcija

- niz mikroinstrukcija, odnosno

mikroprogram, pohranjen je u

internom ROM-u ili PLA

programabilnom logikom polju umikroprocesoru- instrukcijski kod pohranjen u

instrukcijskom registru, uvjeti

(vanjski i interni kao rezultatizvoenja prijanjemikroinstrukcije), te informacija o

sljeedoj aresi mikroprograma, generiraju stvarnu aresu mikroprograma u sklopu koji se nazivamikroprogramski sljednik

- rije pohranjena na aresiranoj lokaciji mikroprogramske memorije jest mikroinstrukcija- lokacija sljeede mikroinstrukcije moe biti sljeeda u nizu lokacija ili moe biti koja ruga to ovisi

o uvjeta i ijela mikroinstrukcijske rijei (informacije o sljeedoj aresi)- ok se mikrooperacije izvoe, slijeeda aresa se generira u mikroprogramskom sljeniku i sasljeedim impulsom generatora takta prenosi se mikroprogramskoj memoriji- potrebno je napomenuti a uljina rijei mikroprocesora (8-bita) nema izravne veze sa duljinomrijei mikroinstrukcije (18-bita)- mikroinstrukcijaupravljaka rije iz mikroprogramske memorije preko ekoera mikeoinstrukcija

specificira upravljake signale koji se upuduju u nezavisne upravljake toke sustava i omogudujuizvoenje mikrooperacija- za lake razumijevanje onosa (makro)instrukcija mikroinstrukcija an je primjer izvoenja(makro)instrukcije COMA (komplementiraj saraj accA) za pojenostavnjeni moel mikroprocesora--> izvoenje (makro)instrukcije COMA uvjetuje sljeede mikrooperacije:prijenos saraja accA preko interne sabirnice u sklop za komplementiranjeaktiviranje logike sklopa za komplementiranjeprijenos komplementiranog saraja preko interne sabirnice u akumulator- mikroprogrami u upravljakoj jeinici su u vedini primjera upisani u postupku proizvonje i korisnikne moe mijenjati mikroprogram- mikroprocesor koji ima upravljaku jeinicu u kojoj korisnik moe mijenjati mikroprograme, a time iskup makroinstrukcija , naziva se mikroprogramibilni mikroprocesor

ARITMETIKO LOGIKA JEINICA- viefunkcijski igitalni kombinacioni sklop- izvrava osnovne aritmetike i logike operacije- u svom sastavu ima sklopove za: komplementiranje, posmak, zbrajanje, inkrementiranje,

dekrementiranje, prijenos

- ALJ je priruen registar uvjeta sa zastavicama (bistabilima ojave stanja)- mikroprocesor automatski postavlja ili brie ogovarajude zastavice dojavne bistabile (C,V,N,Z,H,I)u registru uvjeta za vrijeme izvoenja instrukcija, u zavisnosti o rezultata aritmetiko-logikeoperacije

zastavica C dojavni bit prijenosa- pohranjuje bit ko aritmetikog prijenosa- upotrebljava se kao bit pri operacijama posmaka

zastavica V dojavni bit preteka (preljeva)- u matematikom smislu prestavlja greku u bitu preznaka u aritmetici vojnog komplementa- aritmetiki preljev pokazuje a je prilikom aritmetike operacije rezultat prekoraio granicu 127,ako je rije mikroprocesora uljina 8 bitazastavica N dojavni bit negativnog rezultata- upotrebljava se za inikaciju negativnog rezultata aritmetike operacije


23/36

zastavica Z dojavni bit nule- postavlja se Z=1 ka je rezultat aritmetike operacije 0- koristi se i za logike operacije npr. usporeivanja (zastavica postavlja ako su va operanda jednaka)zastavica H dojavni bit poluprijenosa- upotrebljava se u BC operacijama, buudi a se u kou BC upotrebljavaju 4 bita za prikaz

decimalnog brojazastavica I dojavni bit prekida- obino se ne upotrebljava u aritmetikim operacijama- bit I se postavlja I=1 u sluaju prekia- zastavica I se ko M6800 naziva prekina maska jer se u sluaju a je I=1 i ako se pojavi zahtjev zaprekiom nieg prioriteta (IRQ=0), preki se nede ogoitiAKUMULATOR

- neki mikroprocesori imaju jedan ili vie registara koji su po funkciji izvojeni o ostalih, a anazivajuse akumulatori

- koriste se za privremeno pohranjivanje jenog operana, sujeluju pri izvoenju aritmetikih ilogikih operacija na poacima

- rezultati aritmetikih i logikih operacija izvedenih u ALJ pohranjuju se u akumulatoru- obino se akumulator postavlja na jean o ulaza u ALJ i u kombinaciji s privremenim registrimaodjeljuje ulaz ALJ od izlaza

- odjeljivanje je potrebno kod mikroprocesora standardne arhitekture sa jednom internom

sabirnicom, zbog utjecaja izlaza aritmetiko logike jeinice na ulaz- neki mikroprocesori imaju va i vie akumulatora i time obivaju na fleksibilnosti i efikasnostioperacija

- ko vedine mikroprocesora svi U/I poaci prolaze kroz akumulator, tenjemu pripaa kljuna uloga uprogramiranom prijenosu

REGISTRI OPDE NAMJENE- omoguduju ALJ rukovanje poacima velikom brzinom- organizacija:

skup registara za privremeno pohranjivanje--> registri organizirani u maloj memorijskoj jedinici, zahtijevaju instrukcije sline onima koje seodnose na memoriju

povezivanje registara opde namjene preko sabirnica--> registri su izravno adresabilni (daju se adresirati samim instrukcijama LDAA, LDAB)

ADRESNI REGISTRI

- 16-bitni registri za pohranjivanje adresa

- njihova bitna karakteristika je a su spojeni na aresnu sabirnicu te a im saraj preko aresnogmeuregistra i vanjske aresne sabirnice oreuje aresu memorijske rijei- adresni registri su:

programsko brojilo PC (model mikroprocesora**)brojilo podataka DCkazaljka stoga SP- stogmemorijska struktura koja ukljuuje kronoloku komponentu najstariji je podatak na dnustoga, ok je najmlai na vrhu (LIFO last in first out)-jean o naina realizacije stoga je programski (softverski) stog--> on se sastoji o oreenog broja memorijskih lokacija u memoriji tako a je njegova ubinaneograniena zavisi samo o veliine memorije--> programer sam bira osnovu stoga koja je oreena poetnim sarajem kazala stoga- hardverski realiziran stog sastoji se o n internih registara izveenih u ipu--> prenost im je velika brzina, meutim, neostatak je ograniena ubina stoga-->harverski realiziran stog uvjetuje logike sklopove za etekciju popunjenosti stoga- stogom se upravlja sa samo 2 funkcije:

*poloi poatak u stog (PUSH) polae poatak na vrh stoga


24/36

*uzmi podatak sa stoga (PULL) uzima podatak sa vrha stoga- kazalo stoga je 16-bitni registar koji sari aresu stoga- svaki memorijski pristup stogu (polaganje ili uzimanje podataka) inkrementira ili dekrementira

saraj kazala stoga--> saraj kazala stoga se umanjuje za 1 neposreno nakon pohranjivanja u stog (PUSH)

--> kazalo stoga se povedava za 1 neposreno prije itanja svakog bajta iz stoga, te je bajt taaobiven iz arese sarane u kazalu stoga (PULL)- instrukcija PULL ne brie poatak iz stoga; poatak de biti prekriven i izgubljen slijeedominstrukcijom PUSH

- stog slui za privremenopohranjivanje poataka kao to su: tekudi status mikroprocesora, povratnaadresa, operandi.

- upotrebljava se ko sljeedih funkcija: operacija prilikom prekia, operacija sa potprogramima,pohranjivanja podataka

ineksni registar IR- upotrebljava se pri ineksnom nainu aresiranja pri kojem se aresa u instrukcijskoj rijei i sarajindeksnog registra pribrajaju u cilju oreivanja stvarne arese operana

- neki mikroprocesori imaju ineksne registre (M6800) ok se rugi koriste registrima opde namjenekao indeksimaINTERNE SABIRNICE

- rjeenje problema povezivanja registara je u koritenju zajenikih linija tj. sabirnice koja povezujesve registre

- grupa linija preko kojih se informacija u binarnom obliku prenosi izmeu registara naziva se internasabirnica

- na temelju broja internih sabirnica (sabirnica ugraenih u mikroprocesorskom ipu) arhitekturamikroprocesora moe biti: jenosabirnika i vie sabirnika- razvrstavanje arhitekture s obzirom na broj internih sabirnica koje se upotrebljavaju u komunikaciji

izmeu registara, onosno registra i ALJ, moe posluiti kao osnova za procjenu performansemikroprocesora

*JENOSABIRNIKA ARHITEKTURA- najjednostavnija arhitektura je sa jednom internom sabirnicom

- interna sabirnica prenosi podatke iz registara prema ALJ

- rezultati operacija izvedenih u ALJ takoer se alju preko iste sabirnicenatrag prema oreinomregistru interna sabirnica je vremenski multipleksirana- prenost: potrebna najmanja povrina za sabirnice (utea prostora u ipu) jedan od glavnihrazloga a je u vedini ananjih mikroprocesora tako rijeenoM6800 ima jednosabirniku arhitekturu. Osnovna interna sabirnica je 8-bitna interna sabirnicapoataka preko koje komuniciraju interni registri i ALJ. Interna sabirnica poataka je zakljuenameuregistrom poataka koji je meusklop prema vanjskoj vosmjernoj sabirnici podataka. Internearesne linije povezuju aresne registre s aresnim meuregistrom koji prestavlja meusklop savanjskom jednosmjernom adresnom sabirnicom.

- neostatak: sporost izvoenja operacija jer sabirnica omoguduje samo jean istovremeni prijenos*primjer: pri zbrajanju saraja 2 registra potrebna su 3 prijenosa koja nisu istovremena:1 prijenos podataka internom sabirnicom od prvog registra prema ALJ2 prijenos podataka istom internom sabirnicom od drugog registra prema ALJ3 - prijenos rezultata istom internom sabirnicom prema jednom od registara

*VIE SABIRNIKA ARHITEKTURA- a bi se povedala brzina procesora upotrebljava se arhitektura sa vie internih sabirnica- mikroprocesor sa vosabirnikom arhitekturom obino je izgraen tako a jena interna sabirnicapodataka spaja registre i ALJ i prenosi operande (sabirnica operanada), dok druga sabirnica podataka

prenosi rezultate operacija prema registrima (sabirnica rezultata)

- primjer vosabirnike arhitekture: 16-bitni procesor PACE- trosabirnika arhitektura omoguduje maksimalnu brzinu


25/36

--> vije interne sabirnice poataka (sabirnice operanaa) spajaju registre sa ALJ i omogudujuistovremeni prijenos operanada

--> treda interna sabirnica poataka (sabirnica rezultata) prenosi rezultat nezavisno od dviju sabirnicaoperanada

- buudi a vedina mikroprocesora primjenjuje arhitekturu sa samo jenom internom sabirnicom

podataka, taj se oblik smatra standardnom arhitekturom procesora


26/36

5. Mikroraunalo i mikroprocesor: primjer izvoenja instrukcije 8-bitovnog mikroprocesoraOvdje mozemo vidjeti nekakav program od

3 instrukcije.

Lijevo od tablice su adrese slijedainstrukcija koje idu u PC (programsko

brojilo) i za svaku sljeedu instrukciju sepovedaje za jean.Svi brojevi su heksadecimalni (02 hex je

0000 0010 bin sto je 8 bitova).

Prvi broj B6 oznaava heksaecimalni koinstrkucije (napuni akumulator A

sarajem sa arese 0201) koji ie u IR(instrukcijski registar), sljeede vijekomponente su adresa ili operand, u ovom

sluaju aresa jer se rai o proirenomaresiranju (to viimo po B6 to je LAA -proireno aresiranje), a ta aresa ilioperand idu u DC (brojilo podataka).

Moramo pripaziti, ako pribavljamooperan on nede idi u DC jer tu ie samoaresa operana. Sam operan de odmahidi u akumulator. PR. Ka smo raili zaatke nismo mogli irektno upisivati u memoriju nego prvo uakumulator pa ona u memoriju, ne moemo istovremeno upisati broj i aresu a a neupotrebljavamo akumulator jer de DC uzeti aresu, a broj??? Nigje.02 - vie znaajni byte i 01 - manje znaajni byte.Sljeeda 2 broja, 9B instrukcija (AA-izravno) i FF adresa.I zadnji broj 43 (COMA-akumulatorsko adresiranje). Adresa instrukcije nije potrebna jer sam

akumulatorski registar sari tu instrukciju.Moramo dobro razlikovati:

Adresa instrukcije - ona se upisuje u programsko brojilo, a pokazuje na instrukciju koja ce sesljedeca izvrsiti

Adresa operanda - aresa operana kao i sam operan se nalazi u brojilu poataka, a kao tosamo ime kae ona nam pokazuje aresu memorije na kojoj se na operan (neki broj) nalazi.

Kod instrukcije je kod koji se nalazi u instrukcijskom registru, a on nam pokazuje o kojoj seinstrukciji rai i koji je nainadresiranja (npr. B6 to jeheksadecimalni zapis

instrukcije LAA koja se sluineposrednim adresiranjem)

Na ovoj slici viimo tono gje kojakomponenta instrukcijske rijei ie.Ova slika prikazuje poetno stanjeprocesora -->

Primjetimo da je PC na 0100.


27/36

Prvi ciklus prve instrukcije.Adresa 0100 namje pokazala instrukciju koja de uovom ciklusu biti uitana.U indeksni registar IR dobijamo operacijski kod

instrukcije koja se treba izvriti (koju nam je

pokazala adresa 0100 sa PC). Kod se dekodira ikoliko sam ja shvatio kada dekodiramo kod onda

znamo o kojoj se instrukciji radi i kojem

aresiranju tako a de procesor znati a li jesljeedi poatak jo jena instrukcija, aresa ilioperand.

Programsko brojilo PC nije vie 0100 nego seinkrementira na 0101 to znai a de u sljeedemciklusu pribaviti sljeedu instrukciju (poto se raio proirenom aresiranju u sljeedem ciklusu dezapravo uzeti prvi dio adrese operanda i stavi ti ga

u brojilo podataka DC.

Drugi ciklus prve instrukcije.

U C se zapisuje 02 (znaajniji bajt) kao to samnaveo prije, a adresa na PC se opet inkrementira

na 0102 (sljeeda instrukcija). Ineksni registarostaje isti jer ne dobijamo novu instrukciju tj. kod

instrucije.

Tredi ciklus prve instrukcije.Na C se upisuje uz 02 (znaajni bajt) i 01 (manjeznaajnog bajta) te dobijamo punu adresuoperanda, PC se opet inkrementira

etvrti ciklus prve instrukcije.Kao to viimo instrukcija de se izvriti i sa arese0201 de se na akumulator A upisati broj 23. Ako pogleamo u tablicu instrukcija tonomoemo vijeti a se ova instrukcija izvrava u 4ciklusa i a je uljina instrukcijske rijei 3 bytea.(B6 02 01) svaki dio instrukcije jeheksadecimalno zapisan i svaki nosi po 8 bitova, a

znamo da je 8bit = 1byte, a 3 po 8 bitova je 3byte-

a.

Sljeede vije instrukcije de se izvriti na isti nain.


28/36

6. Sabirnice, memorije, komunikacija s vanjskom logikomSABIRNICE

- sastavne jeinice mikroraunala (mikroprocesor, ulazno-izlazni meusklopovi, memorija)saobradaju preko grupe linija koje se nazivaju vanjska sabirnica--> vanjska sabirnica = krvotok i kima

raunala- preko njenih linija se prenose podaci,

arese i upravljaki signali izmeumikroprocesora i ostalih komponenti

mikroraunala- linije vanjske sabirnice obino se grupirajupo funkciji:

*sabirnica podataka

*adresna sabirnica

*upravljaka sabirnicaSABIRNICA PODATAKA prenosi podatke

izmeu razliitih LSI komponentimikroraunala- stanarno mikroraunalo (koje ima za osnovu 8-bitni mikroprocesor) ima 8-bitnu (8 linija zaparalelni prijenos 8-bitne rijei) vosmjernu sabirnicu poataka koja omoguduje vosmjerni tokpoataka (npr. o mikroprocesora prema memoriji i meusklopovima i obratno) istim linijama, ali nei istovremeno

- ko vedine raunala sabirnica poataka moe imati 3 stanja: logiku 0, logiku 1 i stanje velikeimpedancije Z

- svojstvo sabirnice (3 logika stanja) primjenjuje se pri izravnom pristupu memorijiADRESNA SABIRNICA prenosi aresu sklopa ili registra koji moe saobradati sa mikroprocesorom (npr.aresu memorijskog ipa i rijei u njemu, U/I meusklopa i njegova registra)

- aresa prisutna na aresnoj sabirnici oreuje izvor ili oreite poataka poslanih po sabirnicipodataka

- adresnu sabirnicu tvori skup jednosmjernih izlaznih linija iz mikroprocesora

- stanarna mikroraunala imaju 16-bitnu aresnu sabirnicu, to omoguduje izbor sklopa ili registrau memorijskom prostoru o 64 k rijei (216=64 k, k=1024)- aresna sabirnica ima 3 logika stanja:--> osnovni element: vrata s 3 stanja - ako je C=0, izlazna impedancija vrata postaje velika i vrata su

onemogudena--> ako imamo sklop priruen svakoj liniji vosmjerne sabirnice poataka sa 3 stanja: CU i CI suupravljaki signali za oreivanje smjera i stanja sabirnica. Kaa su upravljaki signali CU i CI jednaki 0,vrata 1 i vrata 2 su u stanju velike impeancije Z i sabirnica je osjeena o mikroprocesora te je

onemoguden prijenos poataka o i prema mikroprocesoru. Sabirnica se taa moe upotrebljavati zasaobradanje izmeu rugih komponenti mikroraunala.- sklopovi sa 3 stanja (rugih sastavnih jeinica) omoguduju prikljuenje vie komponenti na vanjskusabirnicu, ali je u isto vrijeme samo jedna aktivna

UPRAVLJAKA SABIRNICAprenosi upravljake signale izmeu mikroprocesora i ostalih komponentiraunala- signali koji obino tvore upravljaku sabirnicu su: taj/pii (R/W), zahtjec za prekid (IRQ), reset(RESET) i sl.

- svaki o 3 tipa vanjskih sabirnica ogranien je u pogleu opteretivosti i iznosi of 5 o 8 stanarnihkomponenti LSI

--> zbog takva ogranienja u mikroraunalima osim onih sa minimalnom konfiguracijomnuno je

upotrebljavati sabirnika pojaala (bus rivers) na sabirnici poataka, aresnoj sabirnici,a poneka ina upravljakoj sabirnici


29/36

--> time se omoguduje prikljuak vie komponenti LSI (vie memorija(RAM, ROM),meusklopova U/I)PRIMJER VANJSKIH SABIRNICA

- sabirnicu za M6800 tvore: sabirnica poataka, aresna sabirnica i upravljaka sabirnicaSABIRNICA PODATAKA sastoji se od 8 linija (D0-D7). Organizirana je kao dvosmjerna sabirnica sa 3

stanja. Sabirnica omoguduje opteredenje o jenog terete TTL i kapacitivnost o 130 pF, to s

obzirom na karakteristike ostalih komponenti LSI iz poroice M6800(RAM,ROM,PIA,ACIA) omogudujeizravno prikljuenje od 7 do 10 takvih komponenti LSI. Linije podataka prelaze u stanje velikeimpeancije Z prijelazom upravljakog signala BE u logiku 0.ADRESNU SABIRNICU tvori 16 izlaznih jednosmjernih linija (A0A15). Aresne linije slue zaspecifikaciju memorije i U/I meusklopova. Postavljanjem upravljakog signala TSC u logiku 1adresna sabirnica prelazi u stanje velike impedancije Z.

UPRAVLJAKA SABIRNICAsastoji se o sljeedih linija: Izlazna linija VMA (ValiMemory Access) memorijskaaresa pravomodna. Taj signal jelogiko 1 kaa je pravomodna

adresa prisutna na adresnojsabirnici. Signal VMA nema 3

stanja.

Signal generatora takta 2takoer je element upravljakesabirnice. Upotrebljava se za

omogudavanje jelovanja ili zaizbor ipa (komponenti LSI) kaaje adresa na adresnoj sabirnici

stabilna i signal VMA=1.

Ulazna linija zahtjeva zaprekid IRQ prijelazom u 0

zapoinje prekini slije (akoje preki omoguden). Zahtjevza preki obino je generiranod U/I sklopova ili sklopova

definiranih od strane

korisnika.

Ulazna linija RESETupotrebljava se za resetiranje

i ponovno upudivanjemikroprocesora nakon

ispada napajanja.

Izlazna linija R/W(Read/Write) signalom

pokazuje komponentama mikroraunala a li je mikroprocesor u postupku itanja (R/W=1) ili pisanja(R/W=0).

Ulazni signal TSC postavlja liniju R/W u stanje velike impeancije Z. Iz skupa o 40 izvoaintegriranog kudita mikroprocesora M6800izvojen je potreban broj prikljuaka za vanjskusabirnicu, tako da mikroprocesor nema vremenski multipleksiranu sabirnicu.

- nemogudnost istovremenog prijenosa!!MEMORIJA

- memorija je vana komponenta mikroraunala i sustava mikroraunala- instrukcije, poaci, rezultati i meurezultati pohranjuju se u memoriji i pozivaju iz memorije- cijena se obino izraava po jedinici kapaciteta ($/MB)


30/36

- osnovni parametri:

*kapacitetukupna koliina informacija koja se moe pohraniti u memoriji*uina rijei broj bitova koji se mogu upisati i proitati u jenom ciklusu*vrijeme pristupavrijeme potrebno a se saraj izabrane lokacije pojavi na sabirnici podatakanakon postavljene adrese na adresnoj sabirnici

*naina pristupa poatku: sekvencijalni pristup i izravni pristup- tehnologija izrae memorija (kroz tehnoloke generacija):--> memorije s katodnim cijevima, akustike memorije sa ivinim linijama za kanjenje--> memorije s feritnim jezgricama

--> poluvoike memorije kao LSI/VLSI komponente- problem neusklaenosti izmeu brzine raa procesora i vremena potrebnog za pristup memorijerjeava se arhitekturnim prilagoavanjem organizacije memorije1) REGISTRI PROCESORA IL ISKUP REGISTARA OPDE NAMJENE (LOKALNA MEMORIJA)- obino su organizirani kao male ekstremno brze, viepristupne (jenoulazne i voizlazne)memorijske jeinice ostvarene na procesorskom ipu- imaju brzinu istog rea veliine kao i sklopovi procesora, a kapacitet im se krede o 16 ili 32 pa sve

o nekoliko stotina i vie rijei- registri procesora organizirani kao viepristupna memorijska jeinica oblikuju skup registara opdenamjene koji slui za privremeno pohranjivanje rezultata, operanaa i meurezultata- izveba skupa registara opde namjene koja ima jena ulazna vrata (upisna vrata) i voja izlaznavrata za itanje takva izveba omoguduje a se istoobno itaju saraji vaju registara te a senovi saraj upisuje u neki o registara iz skupa- ako se eli omoguditi u istoj perioi signala vremenskog voenja itanje i pisanje u isti registar,potrebno je dodatno sklopovlje

*MEMORIJA MIKROPROGRAMIRANE UPRAVLJAKE JEINICE- pohranjuje mikroinstrukcije mikroprocesora

2) PRIRUNA MEMORIJA (CACHE)razine 1, razine 2 (obje izveene na samom procesorskom ipu,razine 3 (opcija) realizirana na samom procesorskom ipu ili pa izvan procesorskog ipa- vedeg kapaciteta u usporebi sa skupom registara opde namjene, nije nuno sporija- korisniku neviljiva ili skrivena, a logiki je smjetena izmeu skupa registara opde namjene,odnosno registara procesora i glavne memorije

- fiziki priruna memorija moe biti smjetena na samom procesorskom ipu (obino su toprirunamemorija razine 1 i razine 2, priruna memorija razine 3 obino ostvaruje izvan procesorskog ipa)--> zahvaljujudi razvoju VLSI tehnologije mogude ostvariti sve 3 razine na samom procesorskom ipu- funkcionalno, priruna memorija moe biti izveena kao memorija za pohranjivanje instrukcija ipoataka ili kao izvojena instrukcijska priruna memorija te kao izvojena priruna memorijapodataka

- kapacitet od nekoliko desetaka ili stotina KB pa sve do nekoliko MB

- znaajno oprinosi povedanju performanse procesora (u njoj se pohranjuje io saraja iz RAM-a,ubrzava razmjenu poataka izmeu CPU-a i RAM-a)CPU bri, RAM sporiji pa ga mora ekati!3) GLAVNA ILI RADNA MEMORIJA naziva se i primarna memorija

- prilino brza, velikog kapaciteta u kojoj se pohranjuju aktivni programi i podaci- bez obzira to je realizirana poluvoikom tehnologijom slinoj onoj koja se rabi za izvebu skuparegistara opde namjene ili prirune memorije, ona je zbog velikog kapaciteta (nekoliko esetaka ilistotina GB) i zbog toga to je izveena tako a je fiziki ovojena o procesora, sporija o prethonihvaju memorija u hijerarhiji, i to o 2 o 5 i vie puta4) SEKUNDARNA MEMORIJA

- vrlo velikog kapaciteta (nekoliko stotina GB ili nekoliko TB), ali puno sporija u odnosu na glavnu

memoriju

- vrijeme pristupa za memorijske jedinice u toj razini hijerarhije mjeri se u milisekundama

- tipini prestavnici ove vrste memorija su magnetski iskovi, magnetske vrpce i optiki iskovi (CROM i DVD ROM)


31/36

* memorije koje se upotrebljavaju u sustavima mikroraunala moemo poijeliti u: memorije sa sekvencijalnim pristupom memorije sa izravnim pristupom (tipovi memorije RAM i ROM)- kod memorija sa sekvencijalnim pristupom vrijeme pristupa (vrijeme potrebno da se sarajizabrane lokacije pojavi na sabirnici podataka nakon postavljanja adrese na adresnoj sabirnici te

generiranja signala itaj) zavisi o mjesta gje je poatak pohranjen--> glavni predstavnici takvih memorija su papirnate perforirane trake, magnetne trake, memorija smagnetnim mjehuridima i poluvoike serijske memorije (veliki posmani registri)--> vedina ovih tipova memorija upotrebljavaju se u niim hijerarhijskim razinama organizacijememorije (sekundarna memorija)

- vrijeme pristupa memorija s izravnim pristupom je uvijek isto, bez obzira na lokaciju u memoriji

--> u razred memorija s izravnim pristupom spadaju upisno/ispisne memorije (read/write memory

RWM ili RAM random access memory) i ispisne memorije (read only memory ROM)

*memorija RAMupotrebljava se za pohranjivanje poataka koji se mijenjaju za vrijeme izvoenjaprograma, te programa koji se razvijaju i prolaze fazu testiranja, uz popravke i preinake

--> nedostatak memorija RAM je da su izbrisive pri nestanku napajanja njihov se saraj brie

--> karakteristika memorije RAM je a se njen saraj moe itati i mijenjati upisivanjem novogsaraja- dijeli se u 2 grupe:

1)statika memorija RAM- pohranjuje podatke u polje bistabila

- itanje poataka nije estruktivno- memorijska delija stati

Documents

AR Teorija Za Usmeni