Boucle à verrouillage de phase

F. Pépin

1. Objectifs d'une boucle à verrouillage de phase page 2

2. Constitution d'une BVP page 5

3. Notation et rappels page 6

4. Étude d'un détecteur de phase : le multiplieur page 8

5. Le VCO page 10

6. Régime statique de la boucle à verrouillage avec un multiplieur page 11

7. Boucle à verrouillage de phase numérique page 19

8. Régime dynamique d'une boucle à verrouillage de phase page 24

9. Boucle à verrouillage de phase à détecteur séquentiel à trois états page 33

10. Exemples d'application d'une boucle à verrouillage de phase page 43

2

Boucle à verrouillage de phase

1. Objectifs d'une boucle à verrouillage de phase

La boucle à verrouillage de phase est une fonction largement utilisée en électronique. C'est un

système à une entrée, notée uE, et une sortie notée uS (figure 1).

Figure 1 : entrée et sortie d'une BVP

Ces deux signaux peuvent être numériques (créneaux de 0 à Vcc, à rapport cyclique ½ ou différent

de ½), ou sinusoïdaux.

L'information à considérer est la fréquence de ces signaux. Lorsque la boucle est dite verrouillée, la

fréquence de sortie est égale à la fréquence d'entrée (fS = fE). Il s'agit donc d'un asservissement de

fréquence, ou plus généralement de phase. L'objectif est d'asservir la fréquence d'un oscillateur local,

c'est-à-dire d'un oscillateur présent dans la boucle à verrouillage de phase, à celle d'un oscillateur

extérieur, le signal d'entrée.

Une telle fonction se retrouve par exemple dans les récepteurs FM, dans les décodeurs TV

numériques ou dans les téléphones portables. Le paragraphe 10 sera consacré à la présentation de

quelques applications utilisant une boucle à verrouillage de phase.

Pour illustrer l'intérêt de cette fonction, prenons le cadre de l'enregistrement magnétique. Un disque

dur est constitué d'un empilement de plateaux (figure 2) recouvert d'une couche d'oxyde magnétique et

tournant à vitesse constante. L'enregistrement est effectué sur des pistes concentriques (figure 3), par

l'intermédiaire de têtes magnétiques (figure 4).

Figure 2 : constitution d'un disque dur

Figure 3 : pistes sur un plateau d'un disque dur

Le principe de l'enregistrement magnétique repose sur le changement du sens de l'aimantation

magnétique (figure 4) provoqué par le signe du courant électrique dans la tête magnétique. Ainsi, au

moment de la lecture, on retrouve sur la tension aux bornes de la tête magnétique une impulsion à chaque

changement du sens de l'aimantation, celle-ci étant conservée par rémanence.

3

Figure 4 : principe de l'enregistrement magnétique (écriture et lecture)

L'objectif est naturellement de mémoriser une information binaire, sous la forme d'une suite d'octets.

On utilise pour cela un codage, dont le but est de permettre au contrôleur de disques la récupération de

ces octets. Il lui faut pour cela connaître la fréquence d'horloge utilisée à l'écriture. Un codage très simple

consiste à coder, en plus des octets de données, la fréquence d'horloge. La limite technologique étant la

densité de changement du sens de l'information magnétique, un codage couramment utilisé pour les

disques souples est décrit dans la figure 5.

Figure 5 : codage"modulation de fréquence modifiée" (MFM), ou double densité

Le principe de ce codage est de provoquer un changement du sens de l'aimantation magnétique au

milieu de chaque période binaire lorsque le bit à coder est égal à 1, et entre deux périodes binaires

correspondant à deux bits consécutifs égaux à 1. A la lecture, le signal sera constitué d'une succession

d'impulsions positives et négatives. Le contrôleur de disque doit donc, à partir de ce signal remis en

forme, en déduire les bits de données, son premier travail étant de récupérer la fréquence d'horloge à

partir de ce seul signal. Celui-ci sera l'entrée d'une boucle à verrouillage de phase conçu pour se

verrouiller sur la fréquence d'horloge. La fréquence du signal de sortie de la boucle sera ainsi égale à la

fréquence d'horloge utilisée pour l'écriture des données, cette fréquence étant présente dans le spectre

du signal.

4

Les disques durs utilisent un codage plus complexe (codage R2L), permettant de coder un plus grand

nombre d'octets sur une piste. La figure 6 donne le principe de codage. On note que pour un ensemble

de 8 bits à coder, le codage MFM utilise six changements du sens de l'aimantation magnétique, alors

que le codage R2L ne va en utiliser que trois. Une boucle à verrouillage de phase sera aussi utilisée pour

détecter la fréquence d'horloge présente dans ce codage.

Figure 6 : comparaison entre le codage MFM et R2L

Une autre application de la boucle à verrouillage de phase concerne la synthèse de fréquence. Un

oscillateur à quartz permet de produire un signal de fréquence stable et connue de façon précise. Un

signal de fréquence variable peut être produit par une boucle à verrouillage de phase par l'intermédiaire

d'un diviseur de fréquence. La fréquence de sortie sera égale à N fois la fréquence d'entrée (fS = N.fE),

N étant un nombre entier.

La possibilité de multiplier une fréquence se retrouve dans les microcontrôleurs 32 bits. Le cœur de

tels processeurs peuvent fonctionner à des fréquences de plusieurs centaines de MHz. Par contre, la

fréquence du quartz externe au microcontrôleur est limitée à quelques dizaines de MHz. Une boucle à

verrouillage de phase permet de multiplier la fréquence du quartz pour produire l'horloge du coeur. La

figure 7 donne le schéma bloc de l'horloge dans le composant BF533 d'Analog device.

Figure 7 : horloge du BF533

CLKIN est le signal produit par un oscillateur à quartz. CCLK est le signal d'horloge du coeur, SCLK

est celle des périphériques. Le fonctionnement de cet ensemble est paramétré par le contenu de registres,

permettant par exemple de définir le taux de division dans la boucle de retour de la boucle à verrouillage

de phase (MSEL), ce qui permet de fixer la fréquence de sortie de la boucle.

5

2. Constitution d'une BVP

BVP désigne une Boucle à Verrouillage de Phase (PLL en anglais pour Phase Lock Loop). Une BVP

est constituée de trois éléments : un détecteur de phase, un filtre passe-bas et un oscillateur contrôlé en

tension (figure 8).

Figure 8 : constitution d'une BVP

uE et uR sont les deux signaux d'entrée du détecteur de phase, uD son signal de sortie, uF le signal de

sortie du filtre et uS le signal de sortie de la BVP. Dans le cas d'un retour unitaire, on a uS = uR.

Le détecteur de phase permet de construire un signal dont la valeur moyenne est fonction du

déphasage entre les deux signaux d'entrée. Cela suppose naturellement que leur fréquence soit égale.

On distingue plusieurs détecteurs de phase :

le multiplieur, dans le cas de signaux sinusoïdaux,

le OU exclusif dans le cas de signaux numériques : c'est le plus simple mais nécessite des signaux

à rapport cyclique ½,

la bascule RS, dans le cas de signaux numériques à rapport cyclique quelconque,

et le détecteur séquentiel à trois états, toujours pour des signaux numériques. C'est le plus

complexe, un paragraphe complet sera consacré à l'étude d'une BVP utilisant un tel détecteur de

phase.

Le filtre passe-bas permet de récupérer la valeur moyenne du signal de sortie du détecteur de phase.

uF est donc proportionnelle à la valeur moyenne de uD.

Le dernier bloc est un oscillateur contrôlé en tension : sa fréquence de sortie est fonction de sa tension

d'entrée, c'est-à-dire de la tension uF (figure 9) . On le note OCT pour Oscillateur Contrôlé en tension,

mais plus couramment VCO (Voltage Control Oscillator).

Figure 9 : exemple de caractéristique d'un VCO

On a vu que, lorsque la boucle est verrouillée, la fréquence du signal de sortie est égale à la fréquence

du signal d'entrée (fS = fE). Dans le cas d'un retour unitaire, on en déduit que fR = fE. Autrement dit, une

boucle est verrouillée lorsque la fréquence des deux signaux à l'entrée du détecteur de phase est égale.

C'est ce qu'il faut retenir en premier pour définir l'état verrouillé d'une BVP. Naturellement, on aura

l'occasion d'expliquer comment cet état est obtenu.

Dans le cas où un diviseur de fréquence est placé dans la boucle de retour (figure 10), on obtient fS

= N.fE. En effet, une boucle verrouillée est caractérisée par fE = fR. Le diviseur de fréquence imposant

fR = fS / N, on en déduit fS = N.fE, N étant un nombre entier.

6

Figure 10 : BVP avec un diviseur de fréquence dans la boucle de retour

3. Notation et rappels

Un signal sera noté xy. x indique le type de signal (u pour une tension, i pour un courant, f une

fréquence, ω une pulsation et une phase). L'indice y indique généralement la localisation du signal

(par exemple E pour une entrée, S pour une sortie, D pour la sortie du détecteur de phase, F pour la

sortie du filtre). De plus, le fait de mettre x et y en minuscule ou majuscule donne des indications sur

les caractéristiques du signal (tableau 1).

Tableau 1 : signification de l'indice d'un signal

Par exemple, le signal uF(t) pourra être décomposé en un terme constant et un terme représentant des

variations autour de cette valeur constante (figure 11) : uF(t) = UF + uf(t)

Figure 11 : exemple de décomposition du signal uF(t)

La valeur moyenne est notée <uF(t)>. Dans le cas de la figure 11, on a UF = <uF(t)>. Cependant, uf(t)

n'est pas forcément à valeur moyenne nulle, un exemple est donné dans la figure 12.

Figure 12 : autre exemple de décomposition du signal uF(t)

7

Cette notation permet d'illustrer les notions de point de repos et de variations autour d'un point de

repos, importantes dans le cas d'une BVP.

Soit un système à une entrée uE et une sortie uS (figure 13).

Figure 13 : système à une entrée et une sortie

Ce système possède une caractéristique statique (figure 14).

Figure 14 : caractéristique statique

Soit une tension d'entrée comportant un terme continu et des variations : uE(t) = UE + ue(t). La tension

constante UE fixe le point de repos, et impose donc une tension de sortie US (figure 15).

Figure 15 : point de repos UE et US

Le terme ue(t) représentant les variations autour du point de repos du signal d'entrée, on en déduit les

variations autour du point de repos du signal de sortie par l'intermédiaire de la caractéristique statique

(figure 16).

Figure 16 : variations autour du point de repos

On peut donc écrire uS(t) = US + us(t).

8

Dans le cas où la caractéristique n'est pas linéaire au point de repos et si la tension d'entrée ue(t) est

sinusoïdale, la tension de sortie us(t) ne sera pas sinusoïdale. Il faudra, si nécessaire, linéariser la

caractéristique statique au point de repos.

Soit un signal sinusoïdal : uE(t) = Ue.sin( (t).tΩ EE ). Ue est l'amplitude de ce signal, et

(t).tΩ EE représente la phase instantanée. La pulsation instantanée est, par définition, la dérivée de

la phase instantanée :

dt

(t)dΩ

dt

(t))td(Ω(t)ω E

EEE

E

.

En décomposant de façon maintenant classique le signal (t)E en une somme de deux termes

(t)Φ(t) eEE , on obtient :

dt

(t)dΩ(t)ω e

EE

le terme EΦ étant constant.

De plus, on peut écrire (t)ωΩ(t)ω eEE

On en déduit alors dt

(t)d(t)ω e

e

Par la suite, EΦ et EΩ seront le point de repos d'une BVP pour la phase et la pulsation. On sera

amené à étudier le comportement d'une BVP suite à un échelon de phase (figure 17), ou un échelon de

pulsation (figure 18).

Figure 17 : échelon de phase

Figure 18 : échelon de pulsation

4. Étude d'un détecteur de phase : le multiplieur

Le multiplieur (figure 19) est un détecteur de phase permettant de travailler avec des signaux

analogiques, c'est à dire des tensions sinusoïdales.

Figure 19 : les signaux d'entrée et de sortie d'un multiplieur

9

L'étude d'un détecteur de phase nécessite d'appliquer à ces deux entrées des signaux de même

fréquence, afin de représenter le cas d'une boucle à verrouillage de phase verrouillée. De plus, il s'agit

d'étudier le comportement du détecteur de phase vis-à-vis d'un déphasage entre des deux signaux.

uE(t) = Ue.cos( EE.tω ))

uR(t) = Ur.cos( RR.tω )) avec ER ωω

RE est le déphasage entre ces deux tensions (figure 20).

Figure 20 : les deux signaux d'entrée et leur déphasage

Le calcul du signal de sortie uD(t) est le suivant :

uD(t) = K.Ue.Ur.cos( EE.tω ).cos( RR.tω ) K étant le coefficient du multiplieur, en V-1.

uD(t) = 2

.UK.U re .(cos( RE )+cos( REE.t2.ω )) car ER ωω

On s'intéresse à la valeur moyenne de ce signal, car le filtre passe-bas placé à la sortie du détecteur

de phase dans une BVP a comme premier rôle de récupérer cette valeur moyenne.

<uD(t)> = 2

.UK.U re .cos( RE )

Afin de ne pas avoir un comportement liée aux amplitudes des signaux, des limiteurs de tension sont

placés aux deux entrées du multiplieur (figure 21).

Figure 21 : limiteurs à l'entrée du multiplieur

Ainsi, on peut écrire : <uD(t)> =Umax.cos( RE ). Par la suite, on prendra Umax égale à 1 V.

A partir de cette relation, on en déduit la caractéristique statique de ce détecteur de phase, c'est-à-

dire le tracé de la valeur moyenne de uD(t) en fonction du déphasage RE (figure 22).

10

Figure 22 : caractéristique statique de ce détecteur de phase

La valeur moyenne de uD est donc comprise entre –Umax et +Umax. Elle est nulle pour deux valeurs

du déphasage, 2

π et

2

π . Ces deux valeurs prendront un sens particulier pour une BVP utilisant un

tel détecteur.

5. Le V.C.O.

Son rôle est de générer un signal dont la fréquence est fonction du signal d'entrée (figure 23).

Figure 23 : entrée et sortie du VCO

La fréquence de sortie considérée sera la fréquence fR, car c'est le cas d'une BVP à retour unitaire.

Un exemple de caractéristique est donné dans la figure 24.

Figure 24 : exemple de caractéristique d'un VCO

Dans cette caractéristique, la fréquence f0 est celle obtenue avec une tension d'entrée nulle.

Figure 25 : caractéristique du VCO de la BVP intégré 4046

11

Un autre exemple de caractéristique est donné dans la figure 25, tiré de la documentation technique

du circuit 4046. Les composants R1, R2 et C1 permettent de construire une caractéristique répondant au

cahier des charges.

De ces deux exemples, on en déduit la caractéristique statique idéalisée (figure 26) du VCO que l'on

utilisera par la suite.

Figure 26 : caractéristique idéalisée d'un VCO

Cette caractéristique donne la pulsation Rω , et non la fréquence, en fonction de la tension uF. Cette

caractéristique est considérée comme étant linéaire pour une tension comprise entre UFmin et UFmax. La

pulsation est alors comprise entre minω et maxω , valeurs de saturation. On notera 0ω la pulsation

obtenue pour une tension d'entrée nulle.

6. Régime statique de la boucle à verrouillage avec un multiplieur.

En régime statique, la pulsation d'entrée est variable, mais de façon très lente afin de ne pas avoir à

considérer un régime transitoire. La boucle étudiée est donnée dans la figure 27.

Figure 27 : BVP étudiée

La caractéristique du multiplieur est : <uD(t)> =Umax.cos( RE ), avec Umax = 1 V.

L'étude du régime statique de cette boucle à verrouillage de phase sera faite avec un exemple

numérique simple. La caractéristique du VCO est celle de la figure 28.

Figure 28 : caractéristique du VCO de la BVP étudiée

La courbe de réponse du filtre passe-bas utilisé correspond à celle d'un filtre cardinal (figure 29).

L'amplification statique de ce filtre est égale à 1, et la fréquence de coupure égale à 1 kHz.

12

Figure 29 : courbe de réponse du filtre passe-bas

6.1. Régime libre de la boucle à verrouillage de phase.

Le régime libre correspond à une entrée en l'air. Pour le multiplieur, on va considérer que la sortie

est égale à la deuxième entrée : uD(t) = uR(t). Quelle que soit la tension d'entrée du VCO, celui génère

un signal sinusoïdal, de fréquence fR à déterminer.

uR(t) = cos(2..fR.t+ R )

La valeur moyenne de ce signal étant égale à 0, on en déduit :

<uD(t)> = <uR(t)> = 0

L'amplification statique du filtre étant égale à 1, on obtient uF = <uD(t)> = 0. La valeur de la fréquence

de sortie fR est alors obtenue par l'intermédiaire de la caractéristique du VCO (figure 30) :

fR = f0 = 10 kHz

Figure 30 : point de fonctionnement correspondant au régime libre de la BVP sur la

caractéristique du VCO

6.2. fE = 10 kHz

En considérant le résultat précédent, un signal de fréquence égale à 10 kHz est appliqué à l'entrée de

la boucle (uE). On part de l'hypothèse que la boucle est verrouillée, autrement dit que fR = fE. Il faut

pour cela uF = 0 V (figure 31).

Figure 31 : point de fonctionnement sur la caractéristique permettant d'obtenir fR = 10kHz

Les deux signaux d'entrée du multiplieur sont :

uE(t) = cos(2..fE.t+ E )

uR(t) = cos(2..fR.t+ R )

Le signal de sortie du multiplieur est donc :

uD(t) =Umax.(cos( RE )+cos(2..2.fE .t+ RE ))

fE étant égale à 10 kHz, le deuxième terme sera éliminé par le filtre passe-bas, dont la fréquence de

coupure est égale à 1 kHz. De plus, l'amplification statique étant égale à 1, on obtient :

uF = <uD(t)> = Umax.(cos( RE )).

13

Pour avoir uF = 0, on en déduit sur la caractéristique du détecteur de phase que RE = 2

π

(figure 32).

Figure 32 : point de fonctionnement sur la caractéristique

du détecteur de phase

Il y a donc deux possibilités pour le déphasage RE . Une seule valeur est possible, déterminée

par l'étude de la stabilité de ces deux points de fonctionnement. Ainsi, on pourra démontrer que seule le

point de fonctionnement correspondant à RE = -2

πest stable dans le cas de la boucle étudiée dans

ce paragraphe. Cependant, ces deux valeurs seront envisagées dans la suite de ce paragraphe jusqu'à

comprendre comment lever l'ambiguïté.

En résumé, ce point de fonctionnement est décrit par les valeurs numériques suivantes :

fR = fE = 10 kHz

uF = <uD(t)> = Umax.(cos( RE )) = 0 V avec Umax = 1 V

RE = 2

π

Pour des raisons expliquées plus loin, ce point de fonctionnement particulier sera le point de repos

de la boucle. On pourra donc écrire, en respectant la notation décrite au paragraphe 3 :

FR = FE = 10 kHz

UF = Umax.(cos( RE )) = 0 V

RE = 2

π

6.3. fE = 11 kHz

Cet autre point de fonctionnement est obtenu en augmentant doucement la fréquence d'entrée. Par un

raisonnement identique, on obtient les valeurs numériques suivantes :

fR = fE = 11 kHz

uF = <uD(t)> = Umax.(cos( RE )) = 0,5 V

RE = 3

π

La figure 33 donne ce point de fonctionnement sur la caractéristique du VCO et sur la caractéristique

du détecteur de phase.

14

Figure 33 : point de fonctionnement correspondant à fE = 11 kHz

6.4. fE = 9 kHz

Toujours en partant du repos de repos, on diminue la fréquence d'entrée. On obtient :

fR = fE = 9 kHz

uF = <uD(t)> = Umax.(cos( RE )) = - 0,5 V

RE = 3

2.π

De la même façon, ce point de fonctionnement peut être représenté sur les caractéristiques du

détecteur de phase et du VCO (figure 34).

Figure 34 : point de fonctionnement correspondant à fE = 9 kHz

6.5. fE = 12 kHz

En partant d'un état verrouillé, la fréquence d'entrée est amenée à 12 kHz. On obtient :

fR = fE = 12 kHz

uF = <uD(t)> = Umax.(cos( RE )) = 0 V

RE = 0

La figure 35 décrit ce point de fonctionnement sur les deux caractéristiques usuelles.

Figure 35 : point de fonctionnement correspondant à fE = 12 kHz

15

On remarque sur la caractéristique du détecteur de phase que la tension maximale est atteinte. Cela

explique le fait que, si on augmente encore la fréquence d'entrée, la BVP ne pourra pas rester verrouillée.

6.6. fE = 8 kHz

Cela donne :

fR = fE = 8 kHz

uF = <uD(t)> = Umax.(cos( RE )) = - 1 V

RE = π

La figure 36 décrit ce point de fonctionnement.

Figure 36 : point de fonctionnement correspondant à fE = 8 kHz

En conclusion sur ces différents cas, on en déduit qu'une boucle à verrouillage de phase reste

verrouillée grâce à un déphasage produit entre les deux signaux d'entrée du détecteur de phase, ceci afin

d'obtenir une valeur moyenne de uD, donc une valeur de uF permettant au VCO de fournir la fréquence

fR égale à fE.

6.7. fE > 12 kHz

La fréquence du signal à l'entrée de la boucle est supérieure à 12 kHz. Pour que la BVP reste

verrouillée, il faudrait que la tension à l'entrée du VC0 (uF) soit supérieure à 1 V (figure 36).

Figure 36 : limites du VCO et du détecteur de phase

Or, la valeur moyenne de la tension en sortie du détecteur de phase (<uD>) étant comprise entre -1 et

+1 V et l'amplification statique du filtre passe-bas étant égale à 1, la tension uF ne peut pas être supérieure

à 1 V. La boucle ne peut pas rester verrouillée (fR fE). On dit que la boucle décroche, ou se déverrouille.

6.8. fE < 8 kHz

En partant d'un état verrouillé, par exemple fE = 9 kHz, on diminue la fréquence d'entrée. On

remarque alors que la boucle décroche lorsque la fréquence d'entrée devient inférieure à 8 kHz. En effet,

la valeur minimale de la tension <uD> étant égale à -1 V (figure 36), la tension uF ne peut pas être

inférieure à -1 V. Le VCO ne peut donc pas fournir une fréquence égale à celle de fE.

16

6.9. Plage de verrouillage

A partir des paragraphes précédents, on note que le point de fonctionnement de la BVP, imposé

naturellement par la fréquence d'entrée, se situe sur la partie droite ou la partie gauche de la

caractéristique du détecteur de phase (étude de la stabilité du point de fonctionnement), et que cela

impose une variation possible du point de fonctionnement sur la caractéristique du VCO (figure 37).

Figures 37 : zone de variation possible du point de fonctionnement

La plage de verrouillage est une notion fondamentale pour une boucle à verrouillage de phase. En

partant d'un état verrouillé, on fait varier la fréquence d'entrée jusqu'à obtenir le décrochement de la

boucle. Les deux limites ainsi mesurées définissent la plage de verrouillage.

Pour l'exemple numérique utilisé dans ce paragraphe, la plage de verrouillage est donc

fE [8 kHz, 12 kHz] (figure 38).

Figure 38 : plage de verrouillage de la BVP étudiée

Il est important de noter que la plage de verrouillage est généralement imposée par le détecteur de

phase, et non le VCO. Cependant, si la caractéristique du VCO était celle donnée dans la figure 39, la

plage de verrouillage serait [9 kHz , 11 kHz]. En effet, la fréquence de sortie du VCO n'étant plus

fonction de la tension uF au-delà de l'intervalle –0,5V à +0,5V, la BVP ne pourra pas rester verrouillée

sur la fréquence d'entrée.

Figure 39 : autre exemple de caractéristique du VCO

6.10. Plage de capture

Contrairement à la plage de verrouillage, la plage de capture se mesure à partir d'un état déverrouillé.

En partant d'un tel état, on fait varier la fréquence d'entrée jusqu'à obtenir le verrouillage de la boucle.

Les deux valeurs de la fréquence d'entrée ainsi obtenues définissent la plage de capture (figure 40).

Figure 40 : plages de verrouillage et de capture

17

Généralement, sauf pour une boucle à verrouillage utilisant le détecteur séquentiel à trois états, la

plage de capture est plus petite que la plage de verrouillage.

La plage de capture est imposée par le filtre de boucle. Les quelques lignes qui suivent permettent

d'illustrer cela, mais il faut tout de suite remarquer que l'étude de la plage de capture est beaucoup plus

complexe. De plus, on utilise dans l'exemple numérique de la BVP un filtre cardinal, ce qui n'est pas

possible pour des raisons de stabilité, mais permet d'illustrer facilement la notion de plage de capture.

Soit une fréquence d'entrée égale à 6 kHz. La boucle est déverrouillée (fR fE), le VCO ne pouvant

pas fournir une telle fréquence. Celui-ci va cependant générer un signal de fréquence que l'on cherche à

déterminer. La tension uD s'écrit :

uD(t) =Umax.( cos (2..(fR - fE).t + ER ) + cos (2..(fR + fE).t + ER ))

Si on avait fR – fE < 1 kHz (mais fE + fR > 1 kHz) et en raison de la courbe de réponse du filtre, le

signal uD serait donc sinusoïdal de fréquence fR – fE et d'amplitude 1 V. Cela voudrait dire que la

fréquence fR serait aussi sinusoïdale, comprise entre 8 kHz et 12 kHz par lecture de la caractéristique du

VCO. Cela contredit le fait d'avoir fR – fE < 1 kHz.

On en déduit que fR – fE > 1 kHz (et fR + fE > 1 kHz). Par l'intermédiaire du filtre de boucle, on obtient

uF = 0 V. La fréquence fR est donc égale à 10 kHz. On retrouve la valeur obtenue durant l'étude du

régime libre de la BVP.

On augmente doucement la fréquence d'entrée, par exemple jusqu'à obtenir fE = 8 kHz. La fréquence

fR étant toujours égale à 10 kHz, le filtre impose uF = 0 car fR – fE > 1 kHz. On remarque que cette

situation va changer lorsque fR – fE devaient égale à 1 kHz.

La fréquence d'entrée est égale à 9 kHz. La tension uD ne sera plus constante grâce au filtre, ce qui

va entraîner une fréquence fR variable. Celle-ci peut alors devenir égale à fE, ce qui va provoquer le

verrouillage de la boucle.

Un même raisonnement peut être effectué en partant d'une fréquence plus élevée, par exemple 14

kHz. La boucle n'est pas verrouillée, et la fréquence fR est égale à 10 kHz. En diminuant la fréquence

d'entrée, on note un verrouillage lorsque l'écart entre la fréquence d'entrée et la fréquence fR égale à 10

kHz atteint la valeur imposée par le filtre de boucle. Le verrouillage va donc s'effectuer à une fréquence

d'entrée égale à 11 kHz.

La plage de capture, avec cet exemple très simple, est donc [9 kHz , 11 kHz] (figure 41). Cela veut

dire que, partant d'un état déverrouillé, la capture ne pourra se faire que pour une fréquence comprise

dans cette plage.

Figure 41 : plages de verrouillage et de capture pour

l'exemple numérique étudié

6.11. Cas général

Il s'agit dans ce paragraphe de ne pas faire référence aux valeurs numériques utilisées jusqu'à

maintenant. La boucle à verrouillage de phase étudiée est toujours celle de la figure 27, et on s'intéresse

au régime statique.

Le filtre passe-bas sera par exemple un filtre du premier ordre, de fonction de transfert F(p) :

.p1

FpF 0

τ F0 est l'amplification statique, que l'on va supposer positive.

18

La caractéristique du VCO est de la forme donnée dans la figure 42.

Figure 42 : caractéristique du VCO

L'équation de la partie "utile" de cette caractéristique est : Rω = 0ω + K0.uF, K0 s'exprimant en

rd.s-1/V.

Le détecteur de phase impose une valeur moyenne de sa tension de sortie comprise entre <uD>min et

<uD>max (figure 43).

Figure 43 : caractéristique du détecteur de phase

Point de repos : EE Ωω . La boucle étant verrouillée, on a ER .

Par l'intermédiaire de la caractéristique du VCO, on en déduit :

EΩ = 0ω + K0.UF UF est la tension de repos de uF.

De plus, le rôle du filtre est de "récupérer" la valeur moyenne de la tension uD :

UF = F0.<uD>

Donc : EΩ = 0ω + K0. F0.<uD> ou 00

0ED

.FK

ωΩu

Le déphasage entre les deux signaux d'entrée du détecteur de phase est alors donnée par la relation

suivante :

00

0ED

.FK

ωΩu

= Umax.(cos( RE ΦΦ ))

Plage de verrouillage : cela correspond à la variation de Eω pour laquelle la BVP reste

verrouillée.

RE ωω = 0ω + K0. F0.<uD>

On en déduit les valeurs minimale et maximale de la pulsation d'entrée à partir des valeurs limites

imposées par le détecteur de phase (K0 > 0) :

minEω = 0ω + K0. F0.<uD>min maxEω = 0ω + K0. F0.<uD>max

La plage de verrouillage est donc : EΔω = K0. F0.(<uD>max - <uD>min)

Choix du point de repos : de façon classique, on le place au milieu de la plage de verrouillage

(figure 44).

19

EΩ = RΩ = 0ω + K0. F0.2

uu maxDminD

Figure 44 : point de repos

Dans le cas du multiplieur, on obtient : RE ΦΦ = 2

Point de fonctionnement : EE Ωω

On a alors (figure 45) : RE ωω = 0ω + K0. F0.<uD> et FRE

La valeur de F est déterminée par lecture de la caractéristique du multiplieur.

Figure 45 : point de fonctionnement

Des résultats de simulation seront présentés en cours, permettant d'illustrer les notions de point de

repos d'une BVP, de point de fonctionnement, de plage de verrouillage, de plage de capture, d'ondulation

résiduelle, mais aussi de stabilité et de régime transitoire.

7. Boucle à verrouillage de phase numérique.

Il s'agit de boucles à verrouillage de phase travaillant avec des signaux numériques, ou logiques

(figure 46).

Figure 46 : signal numérique

Ce signal uE(t) peut s'écrire de la façon suivante :

uE(t) = VDD.Cr ( (t).tΩ EE )

Le signal "créneau" unitaire Cr, de rapport cyclique ½, est donné dans la figure 47.

Figure 47 : signal créneau unitaire

20

7.1. Le détecteur de phase OU exclusif (figure 48)

Figure 48 : Ou exclusif

Pour l'étude de ce détecteur de phase, les signaux suivants sont appliqués aux deux entrées :

uE(t) = VDD.Cr ( EE.tω )

uR(t) = VDD.Cr ( RR.tω )

L'objectif est d'étudier l'évolution de la valeur moyenne de la tension uD en fonction du déphasage

ER (figure 49).

Figure 49 : déphasage entre uE et uR

Le signal de sortie uD se déduit de la table de vérité du OU exclusif (figure 50).

Figure 50 : signal uD et sa valeur moyenne

On remarque aisément que la valeur moyenne du signal uD est fonction du déphasage ER . La

caractéristique de ce détecteur de phase est donnée dans la figure 51.

Figure 51 : caractéristique statique du OU exclusif

21

Pour ,0 ER , on a <uD> = +π

DDV.( ER )

Pour 0, ER , on a <uD> = -π

DDV.( ER )

De plus, on remarque que la <uD> = 2

VDD pour 2

ERπ

. De la même façon que pour le

multiplieur, il y aura deux possibilités pour le point de fonctionnement de la boucle en ce qui concerne

la valeur du déphasage. Cette ambiguïté sera levée lors de l'étude de la stabilité.

7.2. La bascule RS (figure 52)

Figure 52 : bascule RS sensible sur front

Ce détecteur de phase utilise une bascule RS sensible aux fronts montant des signaux d'entrée. On

applique à l'entrée de cette bascule deux signaux déphasés l'un par rapport à l'autre. Le signal de sortie

uD(t) est donné dans la figure 53.

Figure 53 : le signal uD en sortie de la bascule RS et sa valeur moyenne

Un premier intérêt de ce détecteur de phase est de ne pas nécessiter des signaux numériques à rapport

cyclique ½, comme c'était le cas pour le OU exclusif.

La caractéristique de ce détecteur de phase est obtenue en étudiant l'évolution de la valeur moyenne

de uD(t) en fonction du déphasage (figure 54).

Figure 54 : caractéristique statique du détecteur de phase à bascule RS

Pour 2,0 ER , on a <uD> = +π.2

DDV.( ER )

Contrairement aux deux détecteurs de phase déjà étudiés (multiplieur et OU exclusif), celui-ci

n'apporte pas d'ambiguïté pour signe du déphasage à un point de fonctionnement.

22

7.3. Étude de la BVP à OU exclusif

La boucle à verrouillage étudiée est donnée dans la figure 55.

Figure 55 : BVP à OU exclusif

La tension d'alimentation du OU exclusif est prise égale à +5 V. On a donc VSS = 0 V et VDD = 5 V.

Le filtre passe-bas du premier ordre est un simple circuit RC. L'amplification statique F0 est donc égale

à 1. Comme pour la BVP à multiplieur, l'étude du fonctionnement de la BVP à OU exclusif sera faite à

partir d'un exemple numérique simple, à partir de la caractéristique du VCO donnée dans la figure 56.

Figure 56 : caractéristique du VCO de la BVP étudiée

Régime libre de la boucle.

L'entrée uE est en l'air. Pour une porte logique, cela revient à considérer l'entrée correspondante à 1

logique. Le signal de sortie du OU exclusif est donc le complément de uR. Le VCO génèrant un signal

à rapport cyclique ½ et de fréquence que l'on cherche à déterminer, la valeur moyenne de uD est égale à

celle de uR, donc VDD/2. La valeur de uF est donc aussi égale à VDD/2, et la fréquence fR égale à 3 kHz.

Point de repos : FE = 3 kHz

Cette valeur particulière pour le point de repos sera justifiée par la suite par l'intermédiaire du calcul

de la plage de verrouillage. Pour que la boucle soit verrouillée, il faut FR = 3 kHz. Cela fréquence est

obtenue avec une tension UF égale à 2,5 V. L'amplification statique du filtre étant égale à 1, on en déduit

<uD(t)> = 2,5 V. La valeur du déphasage entre uE et uR est donc : 2

ΦΦ REπ

. La valeur positive

ou négative sera choisie par la boucle en fonction de la stabilité du point de repos.

Ce point de repos est résumé dans la figure 57.

Figure 57 : point de repos de cette BVP à OU exclusif

23

Plage de verrouillage

La plage de verrouillage doit être calculée à partir de la variation possible de la valeur moyenne de

la tension de sortie du détecteur de phase.

Caractéristique du détecteur de phase : <uD> [0 V , 5 V]

Filtre : uF = <uD>

uF [0 V , 5 V]

Caractéristique du VCO : fR [1 kHz , 5 kHz]

Boucle verrouillée (fR = fE) : fE [1 kHz , 5 kHz]

La valeur de 3 kHz pour le point de repos est donc bien le milieu de la plage de verrouillage.

Point de fonctionnement

Le point de fonctionnement est imposé par la valeur de la fréquence d'entrée, forcément dans la plage

de verrouillage. La figure 58 donne les zones où ce point de fonctionnement peut se situer sur la

caractéristique du VCO et sur celle du détecteur de phase. Cela correspond naturellement à la plage de

verrouillage.

Figure 58 : zones possibles pour le point de fonctionnement

Choix de la constante de temps du filtre

La fréquence de coupure du filtre est choisie pour que le signal uF soit le plus constant possible, afin

que la fréquence fR soit la plus stable possible. Dans le cas d'une BVP à OU exclusif et lorsque cette

boucle est verrouillée, le spectre du signal uD comporte une raie à la fréquence 2.fE. Le filtre a donc pour

rôle d'éliminer les fréquences égales ou supérieures à cette valeur. Cependant, le comportement en

régime transitoire de la boucle est fortement liée à la valeur de cette constante de temps (paragraphe 8).

Accrochage sur un harmonique

Dans le cas d'une BVP conçue avec un OU exclusif, on s'aperçoit que la boucle peut se verrouiller

sur un harmonique. Pour que l'asservissement reste possible, il faut démontrer que la valeur moyenne

du signal de sortie du détecteur varie en fonction d'un décalage entre les deux signaux d'entrée (on ne

peut effectivement pas parler de déphasage dans le cas de signaux de fréquences non identiques).

Soit fR = 3.fE. Ce cas de figure est donné dans la figure 59, avec la tension uD correspondante.

Figure 59 : uE et uR avec fR = 3.fE et la tension uD correspondante

24

En produisant un décalage supplémentaire de uR par rapport à uE, on remarque que la valeur moyenne

de uD augmente (figure 60), ce qui explique que la boucle peut rester verrouillée.

Figure 60 : variation de la valeur moyenne de uD en fonction

d'un décalage de uR par rapport à uE

8. Régime dynamique d'une boucle à verrouillage de phase.

L'objectif est d'étudier le comportement en régime transitoire de la boucle, par exemple suite à un

échelon de fréquence ou de phase en entrée (figure 61). Il faut pour cela construire un schéma

fonctionnel valable pour des variations autour d'un point de fonctionnement, par exemple le point de

repos.

Figure 61 : échelon de phase (à gauche) et de fréquence (à droite)

Les grandeurs d'entrée et de sortie choisies pour cette étude sont les variations de phase (t)e et

(t)r . A partir de ces deux signaux, on pourra facilement en déduire les pulsations.

L'objectif est d'établir la relation entre (t)r et (t)e puis, en utilisant la transformée de Laplace,

calculer la fonction de transfert de ce système (figure 62).

Figure 62 : entrée et sortie du schéma fonctionnel à établir

Il faut donc établir le schéma fonctionnel valable pour des variations autour du point de repos pour

chaque élément de la BVP, ceci en prenant les relations de chaque élément et en retirant le point de

repos pour ne conserver que les variations.

8.1. Régime dynamique d'une BVP à multiplieur

La boucle étudiée est donnée dans la figure 63.

25

Figure 63 : BVP à multiplieur considérée pour l'étude du régime dynamique

Le filtre est du premier ordre, d'amplification statique F0 et de constante de temps . La caractéristique

du VCO est modélisée par la relation suivante : F00R .uKωω

Le point de repos est obtenu en appliquant la pulsation EΩ à l'entrée de la boucle. Le déphasage entre

la sortie et l'entrée est alors : 2

ΦΦ REπ

.

Mise en équation du multiplieur

L'expression des deux signaux d'entrée est :

uE(t) = Ue.sin( (t).tΩ EE )

uR(t) = Ur.sin( (t).tΩ RR ) avec ER ΩΩ

Le signal en sortie du multiplieur s'écrit :

uD(t) = 2

.UK.U re .(cos( )()( ttRE

)+cos( (t)(t).t2.ΩREE ))

La valeur moyenne est :

<uD(t)> = 2

.UK.U re .cos( ))()( ttRE

ou encore, en utilisant la constante Umax :

<uD(t)> =Umax.cos( ))()( ttRE

et, en utilisant la décomposition classique d'un signal quelconque :

(t)Φ(t) eEE (t)Φ(t)rRR

<uD(t)> =Umax.cos( (t)(t)ΦΦ reRE )

Il s'agit maintenant de déterminer les variations de la valeur moyenne de uD(t), ce qui revient à

"retirer" le point de repos. Sachant que l'on a 2

ΦΦ REπ

, on obtient :

<uD(t)> = Umax.sin( (t)(t) re )

Il faut noter que lorsque 2

ΦΦ REπ

, on a <uD(t)> = -Umax.sin( (t)(t) re )

Et si 2

ΦΦ REπ

, on a <uD(t)> = +Umax.sin( (t)(t) re )

Ces deux remarques serviront à déterminer le point de repos stable.

De plus, <uD(t)> représente les variations de la valeur moyenne de uD(t). Il faudrait écrire <uD(t)>(t),

ce qui alourdirait la notation.

On obtient donc une relation non linéaire. En ne considérant que des petites variations et par

linéarisation, cela donne :

26

<uD(t)> = Umax.( (t)(t) re )

En appelant KD le coefficient de ce détecteur de phase (KD = Umax), celui-ci est donc modélisé pour

des variations autour du point de repos par la relation suivante :

<uD(t)> = KD.( (t)(t) re )

En utilisant la transformée de Laplace, le schéma fonctionnel pour le multiplieur en régime

dynamique est donné dans la figure 64.

Figure 64 : schéma bloc du multiplieur en régime dynamique

Le filtre passe-bas est simplement modélisé par sa fonction de transfert. Le schéma fonctionnel de la

BVP valable pour des variations autour du point de repos est donné dans la figure 65, où il manque le

VCO.

Figure 65 : une partie du schéma fonctionnel de la BVP

Uf(p) est la transformée de Laplace de uf(t), ce qui explique la lettre en majuscule. Par contre, cette

notation n'a pas été utilisée pour (t)e et (t)r .

Mise en équation du VCO

La relation entre Rω et uF est la suivante :

(t)ωR = 0ω + K0.uF(t)

En décomposant uF(t) en un terme de polarisation et un terme de variation :

uF(t) = UF + uf(t)

on obtient :

(t)ωR = 0ω + K0.UF + K0.uf(t)

Le point de repos de la boucle est défini par :

RE ΩΩ = 0ω + K0.UF

Ce qui donne :

(t)ωR = RΩ + K0.uf(t)

En identifiant avec la relation :

(t)ωR = RΩ + (t)ωr

On en déduit :

(t)ωr = K0.uf(t)

27

De plus, par définition : dt

(t)d(t)ω r

r

L'équation liant les variations (t)r aux variations uf(t) est donc :

K0.uf(t) = dt

(t)d r

La figure 66 donne le schéma bloc correspondant.

Figure 66 : schéma fonctionnel du VCO

Le schéma fonctionnel complet de la boucle à verrouillage de phase valable pour des variations

autour du point de repos est donné dans la figure 67.

Figure 67 : schéma fonctionnel de la BVP

Ce schéma possède la forme d'un système asservi, ce qui explique le fait de parler d'un asservissement

de phase pour une BVP.

La fonction de transfert en boucle fermée est :

00D

2

00D

e

r

.K.FK

.p

.K.FK

p1

1

(p)

(p)

τ

Cette fonction de transfert est du deuxième ordre. La pulsation propre et le coefficient

d'amortissement sont :

τ

00D0

.K.FKω et

00D .K.FK2

1

.

1.

De plus, la fonction de transfert en boucle ouverte est :

.p)p(1

.K.FKL(p) 00D

τ

La présence d'une intégration assure une erreur statique nulle, ce qui se retrouve dans l'amplification

statique de la fonction de transfert en boucle fermée égale à 1.

Étude de la stabilité

En considérant K0 positif et F0 positif, la stabilité est assurée avec KD aussi positif. Cela correspond

au point de repos 2

ΦΦ REπ

.

Si par contre K0 est négatif (et F0 positif), le point de repos stable sera 2

ΦΦ REπ

pour avoir

KD négatif.

28

Réponse à un échelon de phase

La réponse à un échelon de phase, autrement dit la réponse indicielle, est celle d'un passe-bas du

deuxième ordre (figure 68).

Figure 68 : réponse à un échelon de phase

Suite à un échelon de phase donc une impulsion de pulsation et après un régime transitoire, la

pulsation de sortie redevient égale à la pulsation d'entrée. La durée de ce régime transitoire peut être

estimée par l'intermédiaire du temps de réponse à 5%. Le dépassement provoqué par cet échelon de

phase au niveau de la pulsation peut cependant faire décrocher la boucle si on sort de la plage de

verrouillage. Il est donc important de maîtriser les paramètres de cette réponse indicielle.

Réponse à un échelon de pulsation

Un échelon de pulsation est obtenu par une rampe de phase (figure 69).

29

Figure 69 : réponse à une rampe de phase

La présence d'une intégration en boucle ouverte assure une erreur de traînage constante. La pente de

la phase d'entrée est donc égale à celle de la phase de sortie, ce qui justifie le fait que la pulsation de

sortie est égale à la pulsation d'entrée en régime permanent. De plus, l'erreur de traînage fait que le

déphasage entre les deux signaux uE et uR devient différent de celui avant l'échelon de pulsation. En

effet, une boucle à verrouillage de phase reste verrouillée grâce au déphasage produit entre uE et uR. Ce

déphasage varie donc en fonction du point de fonctionnement.

Influence du point de fonctionnement sur le schéma fonctionnel

Le schéma fonctionnel a été défini en considérant des variations autour d'un point de fonctionnement

particulier, le point de repos. Dans le cas d'un autre point de fonctionnement, la relation ayant donné

lieu au soustracteur ayant été obtenu par linéarisation, il est simple de voir que le coefficient KD dépend

du point de fonctionnement. Ce coefficient représente la dérivée au point de fonctionnement sur la

caractéristique du détecteur de phase. Cette caractéristique n'étant pas linéaire, ce coefficient n'est pas

constant. Ce raisonnement est aussi applicable pour la caractéristique du VCO. Si celle-ci n'est pas

linéaire, le coefficient K0 dépendra du point de fonctionnement considéré.

8.2. Régime dynamique d'une BVP à OU exclusif

Le détecteur de phase de la BVP étudiée est un OU exclusif (figure 70).

Figure 70 : BVP à OU exclusif

Le filtre passe-bas est du premier ordre (amplification statique F0 et constante de temps ). Le VCO

est linéaire dans la partie utile.

Le schéma fonctionnel du détecteur de phase peut être établi graphiquement. Il suffit de faire

apparaître le point de repos sur la caractéristique, et de faire des variations autour de ce point de repos

(figure 71).

30

Figure 71 : variations autour du point de repos sur la caractéristique du détecteur de phase

Dans le cas où 2

ΦΦ REπ

(figure 71), on note que l'amplitude des variations de la sortie du

détecteur de phase est égal à KD fois l'amplitude des variations de l'entrée, avec

DDD

VK . Par

contre, si le point de repos stable est celui correspondant à 2

ΦΦ REπ

(figure 72), le coefficient

est alors

DDD

VK .

Figure 72 : variations autour du deuxième point de repos possible

On en déduit une partie du schéma fonctionnel (figure 73).

Figure 73 : schéma bloc de la BVP avec le coefficient du détecteur de phase

Le filtre est modélisé par sa fonction de transfert.

La même méthode graphique que pour le détecteur de phase peut être utilisée pour le VCO (figure

74).

Figure 74 : variations autour du point de repos sur la caractéristique du VCO

On en déduit (t).uK(t)ω f0r . Un intégrateur permet ensuite de transformer la pulsation en phase.

31

Le schéma complet de la BVP à OU exclusif en régime dynamique est celui de la figure 75.

Figure 75 : schéma fonctionnel de la BVP à OU exclusif

Ce schéma est similaire à celui de la BVP à multiplieur. Le comportement de la boucle suite à un

échelon de phase ou de pulsation est donc celui étudié précédemment.

8.3. Choix des éléments d'une boucle à verrouillage de phase

Ce paragraphe a pour objectif de montrer un exemple de calcul des éléments d'une BVP à OU exclusif

(figure 76).

Figure 76 : BVP à OU exclusif pour un exemple de calcul de composants

Le cahier des charges est le suivant :

plage de verrouillage égale à 4 kHz autour de 3 kHz

temps de réponse le plus faible possible

La plage de verrouillage impose le choix du VCO : il faut que la partie utile de la caractéristique

englobe la plage de verrouillage. La figure 77 donne un exemple d'une caractéristique compatible avec

le premier point du cahier des charges.

Figure 77 : caractéristique statique du VCO compatible

avec le cahier des charges

Le coefficient K0, c'est-à-dire la pente de la caractéristique, est égal à /Vrd.s5

.4.102. 13

π.

Le schéma fonctionnel pour le régime dynamique est donné dans la figure 78.

Figure 78 : schéma bloc pour l'étude du régime dynamique

32

Avec π

5KD . On remarque que F0 est égale à 1.

La fonction de transfert en boucle fermée est la suivante :

20

2

00D

2

0D

e

r

ω

p

ω

p2.σ.1

1

.KK

.p

.KK

p1

1

(p)

(p)

τ

avec τ

0D0

.KKω et

0D.KK2

1

.

1.

La valeur du coefficient d'amortissement est choisie pour obtenir le temps de réponse minimum

(figure 79) : 2

2σ

Figure 79 : produit temps de réponse à 5% et pulsation propre en fonction

du coefficient d'amortissement pour un système du deuxième ordre

On obtient donc la relation suivante :

2

2

.KK2

1

0D

.

1.

ce qui donne τ = 62,5 s, et une fréquence de coupure à -3 dB égale à 2,55 kHz.

Il faut cependant vérifier que le filtre assure bien son premier rôle, qui est de récupérer la valeur

moyenne du signal de sortie du détecteur de phase. Dans la cas d'un OU exclusif, il s'agit d'éliminer la

fréquence double du signal d'entrée. Le cas le plus défavorable correspondant à la fréquence la plus

faible de la plage de verrouillage. Il faut donc couper 2 kHz, ce qui n'est pas possible avec un filtre

passe-bas du premier ordre de fréquence de coupure à 2,55 kHz.

On peut, par exemple, choisir comme fréquence de coupure du filtre 200 Hz :

200Hz2.

1

π.τ, donc = 795,8 s. Le coefficient d'amortissement est alors égal à 0,198.

La courbe de la figure 79 permet d'en déduire tr.0 = 15, donc tr = 4,73 ms. On peut alors remarquer

que, pour une fréquence d'entrée égale à 1kHz, le temps de réponse à 5% correspond à 5 périodes du

signal d'entrée et, pour une fréquence de 5 kHz, on obtient 24 périodes.

33

Le choix des éléments du filtre passe-bas a aussi une incidence sur la plage de capture. On peut

montrer que plus le filtre est sévère, plus la plage de capture est faible. Autrement dit, si on choisit une

fréquence de coupure basse afin d'obtenir une ondulation résiduelle à l'entrée du VCO faible, la capture

de la boucle sera plus difficile.

8.4. Boucle à verrouillage de phase intégrée.

Le schéma interne du circuit 74HC/HCT4046 est donné dans la figure 80.

Figure 80 : schéma interne de la 4046

On note la présence du VCO, mais aussi de trois détecteurs de phase : un OU exclusif (phase I), une

bascule RS (phase III) et un détecteur particulier (phase II) étudié dans le paragraphe suivant.

9. Boucle à verrouillage de phase à détecteur séquentiel à trois états.

9.1. Étude du détecteur de phase.

Le schéma de ce détecteur est donné dans la figure 81.

Figure 81 : schéma du détecteur II

La première partie de ce montage (figure 82) permet de construire une machine à trois états.

34

Figure 82 : machine à trois états

Soient QH et QB les sorties des deux bascules D. Si deux sorties permettent d'obtenir quatre états, on

note que l'état QH=QB=1 n'est pas possible à cause de la présence de la porte ET. On a donc trois états

possibles, numérotés de 1 à 3 (figure 83).

Figure 83 : les trois états possibles

Il s'agit maintenant d'établir le graphe de transition de cette machine. En partant de l'état 1 (QH=0 et

QB=1), un front montant sur l'entrée uA(t) permet de faire passer QH à 1. On obtient l'état impossible

QH=1 et QB=1, la remise à zéro des deux bascules par l'intermédiaire de la porte ET permettant alors

d'obtenir l'état 2, c'est-à-dire QH=0 et QB=0. Si, à partir de cet état 2, on a un front montant sur uB(t), QB

passe à 1 et on passe alors à l'état 1. Le graphe de transition complet est donné dans la figure 84.

Figure 84 : graphe de transition de cette machine à trois états

La deuxième partie de ce détecteur (figure 85) permet de transformer l'état en tension sur la sortie

uS(t). On prendra VSS égale à 0V et VDD égale à 5V.

Figure 85 : deuxième partie du détecteur à trois états

35

Le transistor TB est un transistor MOS à canal N. Lorsque QB est à 1 logique, ce transistor sera saturé,

et naturellement bloqué lorsque QB est à 0. TH est un transistor à canal N. La présence de l'inverseur fait

que, lorsque QH est à 1, ce transistor est saturé (et bloqué lorsque QH est égal à 0). On peut donc en

déduire la valeur de la tension pour les états 1 et 3 : 0V et 5V (figure 86). Par contre, on remarque que,

lorsque le détecteur est dans l'état 2, les deux transistors sont bloqués. La tension de sortie n'est donc

pas imposée par le détecteur : c'est l'état Haute Impédance (HZ).

Figure 86 : états du détecteur et tension de sortie correspondante

En résumé, ce détecteur à trois états est caractérisé par le tableau précédent associé au graphe de

transition de la figure 84.

L'objectif de ce paragraphe est de déterminer la caractéristique statique de ce détecteur de phase dans

le cadre de son utilisation dans une BVP. Pour cela, on applique aux deux entrées des signaux de même

fréquence mais déphasés l'un par rapport à l'autre. Afin de pouvoir déterminer la tension uS(t), on place

à la sortie une résistance en série avec une tension constante égale à 2,5V, c'est à dire égale à la moitié

de la tension d'alimentation (figure 87). Ainsi, lorsque le détecteur est à l'état 2, la tension de sortie uS

est égale à 2,5V.

Figure 87 : montage pour l'étude de la caractéristique de ce détecteur

Considérons d'abord un déphasage positif (uE en avance sur uR) et le détecteur initialement à l'état 2,

ce qui sera justifié par la suite. Le premier front montant sur l'entrée A fera passer le détecteur dans l'état

3, donc 5V en sortie. Puis, le front montant sur B le fera retourner à l'état 2, donc 2,5V en sortie (figure

88). On note donc que le détecteur passe en permanence de l'état 2 à l'état 3, et de l'état 3 à l'état 2. De

plus, la durée de l'état 3 est directement liée au déphasage.

Figure 88 : signal de sortie dans le cas d'un déphasage positif

36

Comme pour les autres détecteurs de phase, l'information intéressante est la valeur moyenne du signal

de sortie uS(t). Il est facile de voir que pour un déphasage proche de zéro, la valeur moyenne de uS(t) est

proche de 2,5V et que, lorsque l'on augmente le déphasage, la valeur moyenne augmente pour atteindre

5V lorsque le déphasage est égale à 2 (figure 89).

Figure 89 : une partie de la caractéristique de ce détecteur de phase

Dans le cas où le déphasage est négatif et partant toujours de l'état 2, le détecteur passera à l'état 1 au

font montant de uR(t), puis reviendra à l'état 2 au prochain front montant de uE(t). On obtient les

chronogrammes de la figure 89. La tension uS(t) est donc soit égale à 2,5V (état 2), soit égale à 0V (état

1).

Figure 89 : signal de sortie dans le cas d'un déphasage négatif

La valeur moyenne de uS(t) va donc varier de 2,5V à 0V lorsque le déphasage passe de 0 à -2 . La

caractéristique complète de ce détecteur de phase est donnée dans la figure 90.

Figure 90 : caractéristique complète de ce détecteur de phase

Si, à partir d'un déphasage proche de 2 et d'une tension proche de 5V on continue à augmenter le

déphasage, on note que le détecteur restera à l'état 2 ou 3, autrement dit ne pourra pas passer à l'état 1.

La caractéristique est alors celle donnée dans la figure 91.

37

Figure 91 : caractéristique de ce détecteur dans le cas d'un déphasage

variant au-delà de 2

Ce détecteur est aussi appelé détecteur de phase et de fréquence. L'étude précédente concerne un

comportement en détecteur de phase. Le comportement en détecteur de fréquence est obtenu lorsque la

fréquence des deux signaux d'entrée n'est pas la même. Cela correspond au cas d'une BVP non

verrouillée. L'étude de ce détecteur dans ce cas permettra de comprendre l'accrochage de la boucle.

Dans le cas où la fréquence du signal uE(t) est supérieure à celle du signal uR(t) (figure92), on

remarque que le signal de sortie est plus souvent à 5V qu'à 2,5V. Dans le cas contraire (fE<fR), la tension

de sortie est plus souvent à 0V. La présence d'un intégrateur à la sortie du détecteur de phase permettra

d'obtenir une tension variable à l'entrée du VCO, donc un accrochage possible.

Figure 92 : comportement en détecteur de fréquence

L'étude d'une BVP utilisant ce détecteur nécessite la connaissance du courant de sortie (figure 93),

et non de la tension.

Figure 93 : courant de sortie du détecteur

L'étude de ce courant de sortie est faite de façon similaire à celle de la tension de sortie (figure 94).

38

Figure 94 : courant de sortie pour un déphasage positif

Lorsque le détecteur est à l'état 2, le courant de sortie est nul. Lorsqu'il est à l'état 3, le courant est

égal à 1R

2,55 . L'expression de la valeur moyenne du courant lorsque le déphasage est positif est donc

: π2

.R

2,5Vi(t) RE

1

DD

VDD étant la tension d'alimentation du détecteur, égale à 5V dans l'étude précédente.

Figure 95 : courant de sortie pour un déphasage négatif

Pour un déphasage négatif (figure 95), la valeur moyenne du courant de sortie est négatif.

L'expression de cette valeur moyenne est donc la même.

De plus, on remarque que pour avoir un courant i(t) nul, il faut avoir un déphasage nul, et

naturellement deux signaux d'entrée à la même fréquence.

9.2. Étude de la BVP utilisant ce détecteur.

Le schéma d'une telle boucle à verrouillage de phase est donné dans la figure 96.

39

Figure 96 : Boucle à verrouillage de phase utilisant un détecteur séquentiel à trois états

On va d'abord supposer que les tensions d'alimentation des amplificateurs opérationnels n'ont aucune

influence.

On remarque que la tension égale à 2,5V sur la borne plus de l'amplificateur opérationnel se retrouve

sur la borne moins. Autrement dit, on retrouve sur la sortie du détecteur de phase le circuit de la figure

93. La forme du courant i(t) est donc celle des figures 94 et 95.

La mise en équation du montage à amplificateur opérationnel peut facilement se faire pour les

variations:

π2

(p)(p).

R

2,5V).

Cp

1(R(p)U re

1

DDf

π2

(p)(p).

R

2,5V.

Cp

RCp1(p)U re

1

DDf

Uf(p) représente donc la transformée de Laplace des variations de la tension uF(t).

Cette équation permet de noter la présence d'un intégrateur. Cela veut dire que pour avoir une tension

uF(t) constante, il faut que l'entrée de cet intégrateur soit nulle. Dans l'équation ci-dessus, l'entrée est le

déphasage entre les deux signaux d'entrée et une partie de cette équation représente la valeur moyenne

du courant i(t). On en déduit donc que, pour avoir une tension constante à l'entrée du VCO, il faut avoir

un déphasage nul, donc un courant i(t) nul.

On remarque aussi le signe moins en tête de l'expression. On en déduit que si la valeur moyenne du

courant est positive (ou négative), la tension uF(t) va évoluer avec une pente négative (ou positive).

Étude du régime statique : la pulsation E à l'entrée est constante.

Pour avoir une pulsation R constante, il faut que la tension uF à l'entrée du VCO soit constante.

D'après l'étude précédente, on en déduit que la valeur moyenne du courant doit être nulle, ce qui est

obtenue lorsque le détecteur de phase est dans l'état 2, c'est-à-dire dans l'état haute impédance. Le

déphasage entre les deux signaux d'entrée est donc nul. C'est une première différence avec les boucles

utilisant un autre détecteur.

Si la pulsation d'entrée augmente, elle devient temporairement supérieure à la pulsation de sortie. Le

fonctionnement en détecteur de fréquence fait que le détecteur sera plus souvent dans l'état 3. La valeur

moyenne du courant sera donc positive. L'intégrateur "inverseur" produira donc une diminution de la

tension à l'entrée du VCO. La boucle restera donc verrouillée si le coefficient KO du VCO est négatif

(figure 97).

Figure 97 : exemple de caractéristique du VCO permettant

le verrouillage de la boucle

40

Une autre possibilité, dans le cas où K0 est forcément positif, est d'inverser les deux entrées A et B

du détecteur séquentiel.

Un point de fonctionnement quelconque est donc caractérisé par un déphasage nul entre les deux

signaux d'entrée, le détecteur étant dans l'état haute impédance. Le condensateur dans le montage à

amplificateur opérationnel mémorise alors la tension uF à l'entrée du VCO permettant d'obtenir R=E.

Lorsque la pulsation d'entrée varie, le comportement en détecteur de fréquence permet de modifier

la charge du condensateur afin de rester verrouillée.

Plage de verrouillage.

Le verrouillage de cette boucle n'étant pas obtenu par l'intermédiaire du déphasage entre les deux

signaux à l'entrée du détecteur de phase, le calcul de la plage de verrouillage n'est pas similaire à celui

des autres boucles. Le verrouillage est possible tant que l'intégrateur peut fournir une tension à l'entrée

du VCO permettant à celui-ci de fournir une fréquence égale à celle d'entrée. Si la caractéristique du

VCO est celle de la figure 97, la plage de verrouillage correspond à la partie utile de cette caractéristique,

c'est-à-dire la zone où la fréquence varie avec la tension d'entrée.

En début du paragraphe 9.2, les tensions d'alimentation de l'amplificateur opérationnel ont supposé

n'avoir aucune influence. Elles peuvent cependant imposées la plage de verrouillage. Pour un

amplificateur opérationnel "rail-to-rail", la dynamique de la tension de sortie correspond aux tensions

d'alimentation. Le verrouillage étant lié à l'évolution de la tension de sortie de l'intégrateur et dans le cas

d'une zone utile plus "grande" au niveau du VCO, la plage de verrouillage peut être imposée par la

dynamique de la tension de sortie de l'amplificateur opérationnel.

Étude du régime dynamique.

La relation établie précédemment permet de construire facilement le schéma fonctionnel (figure 98)

valable pour des variations autour d'un point de fonctionnement :

π2

(p)(p).

R

2,5V.

RCp

RCp1(p)U re

1

DDf

(p)(p).2

2,5V.

CpR

RCp1(p)U re

DD

1f

π

Figure 98 : schéma bloc de la BVP à détecteur séquentiel

avec 1DD

D V.rd2

2,5

2

2,5VK

ππ dans le cas d'une alimentation égale à 5V.

Étude de la stabilité : le coefficient KD étant positif, le signe moins dans le deuxième bloc impose

d'avoir K0 négatif, ce qui a déjà été montré. Une autre solution est de mettre en place un signe

moins dans la chaîne directe, par exemple en inversant les entrées A et B, ou tout simplement

avec un montage inverseur après l'intégrateur.

Cet asservissement présente une erreur statique nulle, comme pour les autres BVP.

La présence d'une deuxième intégration dans la chaîne directe impose une erreur de traînage

nulle. Suite à une rampe de phase, donc un échelon de fréquence, la phase de sortie (t)r rejoint

la phase d'entrée (t)e en régime permanent. Le déphasage entre les signaux de sortie et d'entrée

reste nul, quel que soit le point de fonctionnement, ce qui a déjà été montré.

41

Filtre : le diagramme de Bode du gain du filtre CpR

RCp1

1

est donné dans la figure 99.

Figure 99 : diagramme de Bode du filtre

On retrouve la fonction intégrateur dans ce diagramme. La pulsation de cassure et le niveau de

l'asymptote doivent être calculés pour que l'ondulation résiduelle à l'entrée du VCO soit la plus

petite possible. En effet, la présence de bruit et les composants non parfaits (offset de

l'amplificateur opérationnel, fuite du condensateur, …) font que la boucle doit rattraper les

fluctuations de la tension d'entrée du VCO en passant transitoirement à l'état 1 ou 3. Un exemple

de forme de la tension de sortie du détecteur est donné dans la figure 100.

Figure 100 : forme de la tension de sortie du détecteur de phase

Le filtre doit réduire l'amplitude de ces impulsions, ce qui est obtenu en prenant une pulsation de

cassure plus faible que la pulsation E.

Plage de capture : elle est égale à la plage de verrouillage. En effet, si la fréquence d'entrée est par

exemple supérieure à la fréquence du signal de sortie, le détecteur de fréquence sera "souvent" à

l'état 3. La tension de sortie de l'intégrateur, avec le signe moins, va donc diminuer. Le coefficient

KO du VCO étant négatif, la fréquence de uR(t) va donc augmenter jusqu'à l'accrochage de la boucle.

On retrouve alors les limites de la plage de verrouillage.

9.3. Exemple de choix de composants.

Considérons le cas où la plage de verrouillage est imposée par la caractéristique du VCO, par

exemple celle de la figure 101.

Figure 101 : caractéristique du VCO pour ce paragraphe

Le schéma bloc pour le régime dynamique est celui de la figure 98. La fonction de transfert en boucle

fermée est :

0D

21e

r

K.K

.C.pRR.C.p1

R.C.p1

(p)

(p)

et

.CR

K.K

1

0D0

1

0D

R

.CK.K

2

R

42

Et la fonction de transfert en boucle ouverte :

p

K.

.C.pR

R.C.p1.KL(p)

0

1D

Le premier point considéré est la marge de phase. L'objectif est d'obtenir une marge de phase égale

à 45°. Les diagrammes de Bode (gain et phase) de la fonction de transfert en boucle ouverte sont donnés

dans la figure 101.

Figure 101 : diagrammes de Bode de la fonction de transfert en boucle ouverte

La marge de phase est déterminée à partir de la pulsation pour laquelle le gain est égal à 0dB. Pour

obtenir une marge de phase de 45°, il suffit de placer la pulsation de cassure à 0dB, ou plus précisément

d'avoir 0dB pour la pulsation égale à RC

1 :

1

RC

1

K.

RC

1C.R

2.K

0

1

D

Ou encore :

1.RCR

R.2.K.K

10D

Afin de limiter l'ondulation résiduelle à l'entrée du VCO, prenons 0,1R

R

1 (figure 98). A l'aide de

la relation précédente, on en déduit la valeur de RC : 3,53 ms. On vérifie ainsi que la pulsation de cassure

est bien placée, c'est-à-dire que l'asymptote sera obtenue pour la pulsation d'entrée la plus faible parmi

la plage de verrouillage :

RC2

1

π= 45 Hz, ce qui est largement inférieure à 1 kHz.

La valeur du coefficient d'amortissement est égale à 0,42, valeur tout à fait raisonnable.

9.4. Filtre couramment utilisé.

Le schéma de la BVP à détecteur de phase séquentiel couramment utilisé est donné dans la figure

102.

Figure 102 : schéma classique de la BVP à détecteur séquentiel

43

La mise en équation du filtre pour le régime dynamique nécessite une hypothèse : la tension uC aux

bornes du condensateur est égale à 2,5 V. Par l'intermédiaire d'une étude similaire faite dans la

paragraphe 9.1, on obtient :

π2

(t)(t).

RR

2,55i(t) RE

21

en considérant une tension d'alimentation du détecteur égale à 5 V.

On en déduit la transformée de Laplace des variations de la tension uF(t) :

(p)(p).2

2,5.

)CpR(R

CpR1(p)U re

21

2f

π

Le schéma fonctionnel en régime dynamique est celui de la figure 103.

Figure 103 : schéma bloc en régime dynamique

On remarque que l'on obtient un schéma similaire à celui trouvé précédemment. Par contre, le signe

plus dans le filtre permet d'avoir K0 positif pour assurer la stabilité.

Il est cependant important de noter que la valeur du coefficient KD dépend du point de

fonctionnement. En effet, l'expression π2

2,5=

2

2,55 a été obtenue en supposant que la tension aux

bornes du condensateur était égale à 2,5V, ce qui correspond à un point de fonctionnement particulier.

En conclusion, ce schéma pour l'étude du régime dynamique dépend du point de fonctionnement

considéré.

10 Exemples d'application d'une boucle à verrouillage de phase.

10.1. Synthèse de fréquence.

Le schéma de principe de la synthèse de fréquence à boucle à verrouillage de phase est donné dans

la figure 104.

Figure 104 : schéma de principe d'un synthétiseur de fréquence

La fréquence des deux signaux à l'entrée du détecteur de phase étant identique lorsque la boucle est

verrouillée, on obtient :

.NM

ff 0S

44

0f est la fréquence de l'oscillateur local, M

f0 est le pas de variation, N impose alors la valeur de la

fréquence de sortie.

Le TD n° 8 a permis d'établir deux résultats :

Le bruit de fréquence en sortie est celui de l'entrée multiplié par N2,

Le temps de réponse de la boucle dépend de N.

Exemple : synthétiseur pour un récepteur CB autour de 27 MHz. Les fréquences à générer sont

données par la relation suivante :

fn = 26,955MHz + (n-1).0,01MHz

n varie de 1 à 45 et indique le numéro du canal sélectionné, les canaux 3, 8, 13, 18 et 23 n'étant pas

autorisés. Il y a donc 40 canaux possibles. La fréquence varie de 26,965 MHz à 27,405 MHz, par pas de

10 kHz.

Un exemple de schéma est donné dans la figure 105.

Figure 105 : exemple de synthétiseur pour récepteur CB

Ce montage est un modulateur de fréquence, la fréquence de la porteuse est fournie par le synthétiseur

à boucle à verrouillage de phase.

Le circuit MC145-151 est couramment utilisé dans le domaine de la synthèse de fréquence. Son

schéma interne est donné dans la figure 106.

45

Figure 106 : schéma interne du circuit MC145-151

L'oscillateur d'entrée est réalisé grâce à une porte inverseur avec un quartz en contre-réaction. La

fréquence f0 est donc égale à 10,240 MHz. RA2 (broche 7), RA1 (broche 6) et RA0 (broche 5)

définissent la valeur de M, appelé R dans ce circuit (figure 107).

Figure 107 : valeur du diviseur par M

On obtient ainsi un pas de synthèse égal à 5 kHz.

Le canal 1 (26,965 MHz) est obtenu avec N égal à 5393, et le canal 40 (27,405 MHz) avec N égal à

5481.

Les autres fonctions dans ce montage sont indiquées dans la figure 108.

Figure 108 : les différentes fonctions dans ce montage

46

Le détecteur de phase A est le détecteur séquentiel étudié dans le paragraphe 9. Le filtre intégrateur

utilise un amplificateur opérationnel. On note sur l'entrée plus une tension égale à la tension

d'alimentation 9V divisée par deux. L'additionneur permet de fixer le point de repos. Le VCO utilise

une diode varicap, composant dont la valeur de la capacité dépend de la tension de polarisation. L'entrée

de modulation est le signal modulant.

Dans le cas où la fréquence de sortie du VCO est trop grande pour le diviseur programmable, on peut

utiliser un pré-diviseur dans la boucle de retour (figure 109).

Figure 109 : synthétiseur à pré-diviseur

La fréquence de sortie est : .P.NM

ff 0s et le pas de la synthèse égal à .P

M

f0 . Un pas faible sera

obtenu en augmentant M, ce qui entraînera une fréquence de coupure du filtre de coupure faible, et donc

un régime transitoire peut-être trop long pour une application donnée.

Par exemple, pour le téléphone GSM autour de 890 MHz, il y a 125 canaux espacés de 200 kHz. La

fréquence s'écrit donc : fn = 890 MHz + (n-1).0,2 MHz. On peut avoir f0 = 10 MHz, M = 3200 et P =

64. Pour le canal 1 (890 MHz), il faut N = 4450. La fréquence à l'entrée de la boucle est égale à 3,125

kHz. La fréquence de coupure du filtre de boucle, en prenant un facteur 10, sera de l'ordre de 300 Hz,

ce qui entraînera un temps de réponse incompatible avec le cahier des charges d'un téléphone GSM pour

le changement de canal.

La solution est d'utiliser un synthétiseur à diviseur fractionnaire (figure 110).

Figure 110 : synthétiseur à diviseur fractionnaire

Sur une période de ur, la valeur de pré-division est de P+1 sur A périodes de uc, et de P sur (B-A)

périodes de uc (figure 111).

Figure 111 : principe du diviseur dans la boucle de retour

47

On en déduit que le taux de division dans la boucle de retour est égal à A(P+1)+(B-A)P, ce qui donne

A+BP. La fréquence de sortie est donc BPA.M

ff 0s . Pour le téléphone GSM à 890 MHz, on prend

: P/P+1 = 64/65, f0 = 12,8 MHz et M = 64. Pour le canal 1, il faut A = 34 et B = 69. La fréquence à

l'entrée de la BVP est donc égale à 200 kHz, soit une période de 5 s. Le temps de réponse, égal à

quelques périodes du signal d'entrée, est alors compatible avec le changement de canal en cours de

communication.

10.2. Détecteur de tonalité.

L'objectif est de détecter la présence d'une fréquence particulière dans un signal. La sortie d'un tel

détecteur est donc de type logique. Le circuit classique pour cette fonction est le 567 existant chez

plusieurs constructeurs, par exemple NE567 chez NXP (figure 112)

.

Figure 112 : une partie de la première page de la documentation technique du NE567

Le schéma de principe interne et un montage typique sont donnés dans la figure 113.

Figure 113 : schéma interne et exemple de montage du détecteur de tonalité

48

Un graphe donné dans la documentation technique permet d'en comprendre le fonctionnement (figure

114). La plage de verrouillage est centrée sur la fréquence à détecter, notée f0, et définie par R1 et C1

dans le montage. De plus, la plage de verrouillage est limitée en fonction de la tolérance sur la valeur de

la fréquence à détecter.

Le signal logique est obtenu par un bloc appelé "détecteur de phase en quadrature" : il s'agit de

détecter l'état verrouillé de la boucle. Le point de repos étant caractérisé par un déphasage égal à /2, ce

détecteur a pour objectif de fournir un signal dont la valeur moyenne est supérieure à VREF lorsque le

déphasage est compris dans un intervalle autour de /2. Le comparateur permet ensuite de fournir un

signal logique.

Figure 114 : relation entre la fréquence d'entrée et le signal de sortie logique

La figure 115 donne un exemple d'applications : un détecteur à deux tons.

Figure 115 : dual-tone decoder

Le circuit 74HC/HCT7046 intègre un détecteur de verrouillage pour le détecteur séquentiel à trois

états.

D'autres applications de la boucle à verrouillage de phase seront développées en cours, comme des

systèmes de reconstruction d'horloge.