Author
dangnga
View
244
Download
1
Embed Size (px)
Plana
Ch1 - La Fonction Mémoire
Ch2 - Les Bascules
Ch3 - Machines Asynchrones
Ch4 - Machines Synchrones
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 1 -
Les Bascules
IntroductionBascules sur niveauxBascules sur frontsUtilisations des basculesSynthèse
Copyright © F. Muller 2005
Ch2 - 2 -
De la mémoire à la basculeProblématiqueProblématique
MémoirePermet de stocker une informationPermet de stocker une information
On voudrait aussiCompter (des impulsions)Compter (des impulsions)Décaler d’un ou plusieurs pasRecopier au rythme d’une horlogep y gTransmettre en série sur un fil des informations parallèles
Nécessité d’une horloge
Horloge T Horloge T
Exemple avec une mémoire DT
Informationreçue
D
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 3 -
Q 0 ou 1 ?
De la mémoire à la basculeSolutionsSolutions
Ouvrir l’entrée juste les temps nécessairesRéduire la durée pendant laquelle on a T=1 à la valeur minimale, voire à la durée d’un frontFaire un circuit sensible aux fronts montants ouFaire un circuit sensible aux fronts montants ou descendantsDonner au circuit une structure dite « maître-esclave »
M1 M2
entrée sortie
Commandede l’enregistrement (T=1)
Commande de l’affichage (T=0)T
Dans ces 3 cas, on parle de Bascules
de l enregistrement (T=1)
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 4 -
Solution 1La structure maître-esclave (1/4)La structure maître esclave (1/4)
Cette structure a été créée pour décaler des informations permettant de réaliser la multiplication et la divisionpermettant de réaliser la multiplication et la division
0 0 1 0 1 0 0 0 40
0 1 0 1 0 0 0 0 80 = 40 * 21Décalage de 1 vers la gauche 0 1 0 1 0 0 0 0 80 = 40 * 21
Décalage de 1 vers la droite 0 0 0 1 0 1 0 0 20 = 40 / 21
Principe du registre à décalage
Bascule Bascule BasculeSk Sk-1 S0Bascule
kBascule
k-1Bascule
0
horloge
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 5 -
Solution 1La structure maître-esclave (2/4)La structure maître esclave (2/4)
Fonctionnement monophaseFonctionnement défectueuxFonctionnement défectueuxPassage en rafale => résultat aléatoire
BasculeRST
k
BasculeRSTk-1
BasculeRST
0
décalage
T
SolutionRetard avec 2 horlogesRetard avec 2 horlogesBascules à déclenchement sur front
retard
BasculeRST
k
BasculeRSTk-1
BasculeRST
0
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 6 -
T
Solution 1La structure maître-esclave (3/4)La structure maître esclave (3/4)
Fonctionnement biphase2 mémoires : mémoire M (maître) et mémoire E (esclave)2 mémoires : mémoire M (maître) et mémoire E (esclave)2 horloges : H1 et H2Principe : les 2 mémoires fonctionnent alternativement àPrincipe : les 2 mémoires fonctionnent alternativement à l’aide de H1 et H2
M Metc
H1 H2 H1 H2 H1
H1
E E E H2
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 7 -
Solution 1La structure maître-esclave (4/4)La structure maître esclave (4/4)
Fonctionnement biphase (suite)enregistrement affichage
MaîtreM
1 3Esclave
Eentrées sorties
enregistrement affichage
M2 4
E
HH
H(H1) (H2)
Mémoire MMémoire E
acquisition
acquisition
acquisitionverrouillage
verrouillageverrouillage
H1
H2
Mémoire E acquisition verrouillageverrouillage
H
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 8 -
H
Solution 2Déclenchement sur front d’horloge (1/2)Déclenchement sur front d horloge (1/2)
Sans front d’horloge …Cas de la mémoire RST et DTCas de la mémoire RST et DT
Ouvertes aux parasites lorsque T=1Variation de la sorties en fonctions des entrées lorsque T=1
Cas de la structure Maître EsclaveCas de la structure Maître-EsclavePlus la durée de T=1 est grande, plus le risque de recevoir des parasites est grand
SolutionSolutionacquisition sur fronts d’horloge montants ou descendant
F t d d t
Horloge T
Fronts montants
Horloge T
Fronts descendants
enregistrement
entrée
enregistrement
entrée
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 9 -
sortie sortie
Solution 2Déclenchement sur front d’horloge (2/2)Déclenchement sur front d horloge (2/2)
Structure d’un bascule à autoblocage
Ci it
mémoireS
S’
R’Q
entréesCi it
mémoireD
D’ Q
Circuitsd’auto-blocage T
R
R
Q
Circuitsd’auto-blocage T
Q
T T
T
Prélèvement de l’information d’entrée
Blocage des entrées(autoblocage)
Suppression de l’autoblocage+ blocage mémoire par T=0
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 10 -
Solution 3Combinaison maître-esclave & frontCombinaison maître esclave & front
Bascule « data lock out »L’information est prise en compte à l’instant du front montant de l’horlogeLa sortie ne restitue l’information que lorsque l’horlogeLa sortie ne restitue l information que lorsque l horloge revient au niveau 0
Horloge T
EntréeEntrée
enregistrement
affichage
Sortie
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 11 -
Sortie
Les Bascules
IntroductionBascules sur niveauxBascules sur frontsUtilisations des basculesSynthèse
Copyright © F. Muller 2005
Ch2 - 12 -
Les bascules Maître/Esclave – RST & DT (1/4)Les bascules Maître/Esclave RST & DT (1/4)Maître Esclave
SDQ
Bascule RST M/E
S1
T1
R1
Q1
Q1
S2
T2
R2
Q2
Q2R
Q
Q1 2
TBascule D M/E
S1
R1
T1
S2 = Q1
R2 = Q1
enregistrement enregistrement
R2 Q1
T2
Q2Q =
affichage
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 13 -
Q2Q =
Les bascules Maître/Esclave – RST & DT (2/4)Les bascules Maître/Esclave RST & DT (2/4)RésuméRésumé
modeEntrées Sorties
étatRA1 RAZ T S R Q(t+Δ) Q(t+Δ)
Asynchro
0 1 X X X 1 0 Forçage à 1
1 0 X X X 0 1 Forçage à 0ST
RA1
Q one
0 0 X X X 1 1 Interdit
1 1 0 0 Q(t) Q(t) Mémoire
M/ERT
Q
Synchro
1 1 1 0 1 0 Mise à 1
1 1 0 1 0 1 Mise à 0
RAZ
one
1 1 1 1 1 1 Interdit
1 1 0 X X Q(t) Q(t) mémoire
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 14 -
Les bascules Maître/Esclave – Compteur (3/4)Les bascules Maître/Esclave Compteur (3/4)Bascule M/E RST affiche l’information après chaque front descendant de Tdescendant de TT S R Q(t) Q(t+Δ) φ
1 0 0 Q Q 0 )()( .... tt QRSQRS +=ϕ
1 0 1 0 0 0
1 0 1 1 0 1
1 1 0 0 1 1
1.car .. )()( ≠+= SRQSQR ttϕ
Pour une fonction de comptage φ=11 1 0 0 1 1
1 1 0 1 1 0 )()( et tt QRQS ==Pour une fonction de comptage, φ=1
T
S
T
S
R S
RT
Q
QM/E
R
Q
Q
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 15 -
Q
Les bascules Maître/Esclave (4/4)es bascu es a e/ sc a e ( / )Avantages
A toutes les propriétés des mémoiresRéalise la fonction de comptageP d t ti ’ l i f tiPrend en compte en sortie qu’une seule information par impulsion
InconvénientsInconvénientsInterdit la combinaison S = R =1 (résolu avec la bascule D)Lorsque T=1 la bascule a ses entrées ouvertes et peut êtreLorsque T=1, la bascule a ses entrées ouvertes et peut être perturbée par des parasites
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 16 -
La structure JK (1/3)PrincipePrincipe
La bascule RST en diviseur par 2 n’a plus d’entréeAjout de quelques portes => structure JK
J J k i ifi t V l tJ pour « Jack » signifiant ValetK pour « King » signifiant Roi
Utilisé pour la fonction de décalage (synchrone)
H Qp-1 Qp
Niveau 1 ou ou 1 0
Ni 1 0 1
La bascule N°p doit changer d’état (état de commutation)Niveau 1 ou ou 0 1
Niveau 1 ou ou 1 1
Niveau 1 ou ou 0 0
de commutation)
La bascule N°p n’a pas à changer d’état (état mémoire)Niveau 1 ou ou 0 0 mémoire)
11 .. −− += ppppp QQQQϕ JQp
JQp-1
N°p-1 N°p
ppppp
)).(( 11 −− ++= ppppp QQQQϕ KQp
KQp-1
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 17 -
φp dépend de Qp. Les connexions sont faites à l’intérieur du circuit : BASCULE JK
La structure JK (2/3)La fonction de commutationLa fonction de commutation
La fonction de commutation autorise les fronts ou niveaux de l’horlogeniveaux de l horloge
B désigne une bascule sensible à des niveaux ou frontsz = H.φ est la fonction de commande de la basculez H.φ est la fonction de commande de la basculeφ est la fonction de commutation
QJQK .. +=ϕ )).(( QJQK ++=ϕouQQϕ )) (( QQϕou
BH
Jz
Q
BH
Jz
Q
BH
KQ
BH
KQ
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 18 -
La structure JK (3/3)Fonction de comptageFonction de comptage
J = 1 et K = 0 implique φ = /Q : la bascule ne change d’ét t i Q 0 H é li Q 1d’état que si Q = 0, H réalise Q = 1
J = 0 et K = 1 implique φ = Q : la bascule ne change d’état que si Q = 1, H réalise Q = 0
J = K = 0 implique φ = 0 : la bascule est figée
J = K = 1 implique φ = 1 : on obtient la fonction deJ K 1 implique φ 1 : on obtient la fonction de comptage (bascule T)
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 19 -
La structure JK Maître/EsclavePrincipePrincipe
Combinaison de la structure M/E et la structure JKMise à 1Mise à 0C t & di i 2Comptage & diviseur par 2mémoire
QJQK QJQK .. +=ϕ
M/E
QS
T
J
T
Q
QQRKQ
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 20 -
La structure JK Maître/EsclaveAvantages / InconvénientsAvantages / Inconvénients
Les mêmes que ceux de la bascule RST M/E (cf Ch2 16)– 16)
J et K ne doivent pas varier tant que l’on a T = 1Pour être à l’abri des parasites, il faut limiter la durée d’enregistrement des informations
Soit en utilisant d’autres bascules M/E avec des commandes de verrouillage indépendantes (H1 pour l’enregistrement et H2 pour l’affichage)l enregistrement et H2 pour l affichage)Soit en utilisant d’autres types de bascules (suite du cours)
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 21 -
La structure JK Maître/EsclaveDouble Bascule JK M/E (74107)Double Bascule JK M/E (74107)
Dual JK flip-flop with resetSymbole Physique
Chronogrammes
Symboles Logiques « US » Symboles Logiques « Europe »y g q pAffichage lorsque CLK revient à 0
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 22 -
Les Bascules
Introduction Bascules sur niveauxBascules sur frontsUtilisations des basculesSynthèse
Copyright © F. Muller 2005
Ch2 - 23 -
La Bascule JKPrincipePrincipe
SymbolesJK Fronts montants JK Fronts descendants
J
HQ
J
HQ
Le triangle symbolise le Front
K
HQ
K
HQ
Table de vérité
H J K Q /Q Remarques
Le changement d’état des sorties Q et /Q sont faites à chaque front d’horloge H
H J K Qt /Qt Remarques↑ ou ↓ 0 0 Qt-1 /Qt-1
Aucun changement
↑ ou ↓ 0 1 0 1 Mise à 0 de la sortie Q
↑ ou ↓ 1 0 1 0 Mise à 1 de la sortie Q
↑ ou ↓ 1 1 /Qt-1 Qt-1Complément de la sortie
0 1 A h t
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 24 -
0 ou 1 X X Qt-1 /Qt-1Aucun changement
La Bascule JKExempleExemple
J K Qt
0 0 Qt-1
JQ
0 1 0
1 0 1
1 1 /Qt-1
K
HQ
H
J
K
Q
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 25 -
La Bascule JKExemple du Circuits 7470Exemple du Circuits 7470
Asynchrone Etat interdit
Synchrone
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 26 -
La Bascule DPrincipePrincipe
SymbolesD Fronts montants D Fronts descendants
D Q D Q
H Q H Q
Table de vérité
Le changement d’état des sorties Q et /Q sont faites à chaque front d’horloge H
H D Qt /Qt Remarques↑ ou ↓ 0 0 1 Mise à 0 de la sortie Q
Le changement d état des sorties Q et /Q sont faites à chaque front d horloge H
0 0↑ ou ↓ 1 1 0 Mise à 1 de la sortie Q
0 ou 1 X Qt-1 /Qt-1Aucun changement
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 27 -
La Bascule DExempleExemple
D QD
H Q« Q prend l’état de D à chaque front descendant de H »
H
D
Q
Q
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 28 -
La Bascule DExemple du Circuit 7474Exemple du Circuit 7474
Asynchrone Pas stable (non garantie)
Synchrone
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 29 -
La Bascule JK Data Lock OutPrincipePrincipe
SymbolesLe symbole signifie que la bascule est Data Lock
J
H
Q
Q
J
H
bascule est « Data Lock Out » Q
QK
QK
L’information d’entrée est enregistrée lors du front montant et l’affichage des sorties Q et /Q sont
Q
L’information d’entrée est enregistrée lors du front descendant et l’affichage des sorties Q et /Q sont
Table de véritéH J K Q /Q R
montant et l affichage des sorties Q et /Q sont faites à chaque front descendant d’horloge H.
descendant et l affichage des sorties Q et /Q sont faites à chaque front montant d’horloge H.
H J K Qt /Qt Remarques↑ ↓ 0 0 Qt-1 /Qt-1
Aucun changement
↑ ↓ 0 1 0 1 Mise à 0 de la sortie Q0 1 0 1↑ ↓ 1 0 1 0 Mise à 1 de la sortie Q
↑ ↓ 1 1 /Qt-1 Qt-1Complément de la sortie
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 30 -
0 ou 1 X X Qt-1 /Qt-1Aucun changement
La Bascule JK Data Lock Out ExempleExemple
J K Qt
0 0 Qt-1J Q
0 1 0
1 0 1
1 1 /Qt-1K
HQ
H
J
K
Q
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 31 -
La Bascule JK Data Lock OutExemple du Circuit 74111Exemple du Circuit 74111
Asynchrone Pas stable (non garantie)
Synchrone
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 32 -
Les Bascules
Introduction Bascules sur niveauxBascules sur frontsUtilisations des basculesSynthèse
Copyright © F. Muller 2005
Ch2 - 33 -
Temps de setup / Temps de maintiene ps de se up / e ps de a eTemps de SETUP (T setup)
Le signal d’entrée doit être stable pendant un temps Tsetup avant le front de l’horloge
Temps de MAINTIEN (T hold)Temps de MAINTIEN (T hold)Le signal d’entrée doit être stable pendant un temps Thold après le front de l’horlogeaprès le front de l horloge
EntréeEntrée instable !
Entrée
?
Horloge
S ti
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 34 -
Sortie
Registre à entrée série et sorties parallèlesCircuit 74164Circuit 74164
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 35 -
Registre à entrées et sorties parallèlesCircuit 74174Circuit 74174
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 36 -
Registre à entrées parallèles et sortie sérieCircuit 74165Circuit 74165
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 37 -
Circuit universel 74299C cu u e se 99
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 38 -
Les Bascules
Introduction Bascules sur niveauxBascules sur frontsUtilisations des basculesSynthèse
Copyright © F. Muller 2005
Ch2 - 39 -
SynthèseSy èseCompréhension des structures Maitre/EsclaveBascules sur niveauBascules sur niveau
Bascule RST et DT (combinaison interdite)Bascule JK (M/E)
Bascules sur frontsBascule DBascule JK (Data Lock Out)Bascule JK (Data Lock Out)
Quelques utilisations …Parallèle / SérieSérie / ParallèleParallèle / Parallèle
Autres utilisations ??Autres utilisations ??Compteur / DécompteurSynthèse des descriptions de comportement
Logique SéquentielleCopyright © F. Muller 2005
Ch2 - 40 -
Monostables, astables