Cia2 - Basic Opamp

Cours Circuits Intgrs Analogiques - 2009/2010 Basic OpAmp Design

26/02/2010

Introduction PolytechMontpellier ERII 4 M2 EEA Systmes Microlectroniques Amplification de tensions diffrentielles Caractristiques de la tension dentre : tension et plage de mode commun, offset, Gain diffrentiel, gain de mode commun Rjection du bruit dalimentation

2

Circuits Intgrs Analogiques Chapitre III Amplificateur Oprationnel CMOS lmentaire Pascal Nouet Janvier 2010 [email protected]

Fonctionnement en boucle ferme Systme reboucl : Stabilit, Gain lev

Fonctionnement en boucle ouverte (OPAMP) Gain fini, Gain de mode commun, offset

Introductionvin 2 vin V = Vmc 2 vin = V+ V V+ = Vmc +Vdd

3

Plan Introduction

4

Ccmp+ -

AV1

Av22me tage de gainVdd

1Etage de sortie

Vout = Av vin

Etage diffrentiel dentre Paire diffrentielle CMOS Charge active Gain en tension Polarisation et mode commun Choix de la source de courant Dimensionnement

Etage diffrentiel dentre

Vdd

Ibias3 V+ V-

Vout

Amplificateur deux tagesIbias2

Ibias1

Etage de sortie

Paire diffrentielle CMOS

5

Charge active par miroir de courantVdd

6

Id1 V+

Id2

id1 V-

id2

T3

T4Id4

gm4.vgs4 Modle petit-signalVout V-

T1

T2

Modle petit-signal gm1.v+ gm2.vId1 Rout(Ibias) V+

vgs4

1/gm3id1

id4 id2

rout

Id2

Ibias

Vout

T1

T2

gm1.v+

gm2.v-

I d1 = I d 2 =

I bias 2 v V+ = Vmc + in 2 vin V = Vmc 2 vin = V+ V

id 1 = g m1 v+ = g m1

vin 2

Ibias

id 1 = g m1 v+ = g m1 v gs 4 =

v id 2 = g m 2 v = g m 2 in 2 g m1 = g m 2

vin = id 2 2

Rout(Ibias)

id 1 g i id 4 = g m 4 v gs 4 = m 4 d 1 id 2 g m3 g m3

vout = rout (id 4 id 2 ) = g m1 rout vin

1


26/02/2010

Gain en tension : calcul de routVdd

7

Gain en tension : influence des dimensionsvout g m1 = g m1 rout = vin g ds 2 + g ds41 I gds2 = n I ds2 = n bias rds2 2Vdd

8

T3

T4Id4

gm4.vgs4 Vgs4Vout V-

1/gm3 gm1.v+

rds4ix3 ix1

rout = rds 2 // rds 4

T3VB V+

T4VVout

Id1 V+

Id2

ix2

rds1

gm2.v-

rds2

Vx

I 1 gds4 = p I ds4 = p bias rds4 2

T1

VA

T2

T1

T2

I I gm1,2 = 2 ds1, 2 = bias Veff 1, 2 Veff 2

Ibias

Ibias

v vx i x = ix1 + i x 2 + ix 3 = x + g m 4 v gs 4 rds 4 rds1 + rds 2 + 1 / g m 3 ix 2 avec g m 3 = g m 4 i x 3 = g m 4 v gs 4 = ix 2 g m3 v vx v v i x = ix1 + i x 2 + ix 3 = x + 2 x + x rds 4 rds1 + rds 2 + 1 / g m 3 rds 4 rds 2 v gs 4 = Veff 2 =

vout g m1 2 = = vin g ds 2 + g ds4 (n + p ) Veff 2W2 L2

2 n Cox 2 I ds 2 L2 v out = nCox W2 vin (n + p ) I ds 2

*

Gain en tension : prise en compte du 2nd tage de gainVdd

9

Polarisation et Mode commun Tous les transistors sont satursVdd

10

T3Id4 Id1 V+ Id2

T4

Av2V-

11 Cin p

rout =

1 g ds 2 + g ds4

VB = Vdd Veff 3, 4 Vtp VB V A > Veff 1, 2 V A > V A,min

T3VB V+

T4T1VA

T2

V-

Vout

T1

T2

Ze =

Z out = rout // Z e =

rout rout 1 + rout Cin p

Absence de signalV+ = V = Vmc vin = V+ V = 0

Ibias

Ibias

Av1 =

vout g m1 = g m1 Z out = vin g ds 2 + g ds4 1 +

1 Cin p g ds 2 + g ds 4

V A = Vmc Vtn Veff 1, 2 > VA,min Vmc > VA,min + Vtn + Veff 1, 2VB V A > Veff 1, 2 VB > Vmc Vtn Vmc < Vdd Veff 3, 4 Vtp + Vtn

Av1 ( dc) =

2 g + g ds4 f c = ds2 (n + p ) Veff 2 2 Cin

Choix de la source de courant La qualit de lamplificateur dpend de la qualit de la source de courantVdd

11

Effet du courant de polarisation sur le gainVout (V )Vdd

12

Vout V+ VVout V+ V-

Courant indpendant de Vdd (influence VA sur le gain en tension) I Le courant doit tre constant sur toute la plage de MC Grande rsistance de sortie 2 nCox vout W2 = Source de courant sature pour vin (n + p ) I ds 2 L2 une faible tension de sortie (valeur minimale du Mode Commun) V = V V Vbias1

Ibias1

I bias1

A

mc

tn

eff 1, 2

Vmc > V A, min + Vtn + Veff 1, 2

vin = V+ V (V )

2


26/02/2010

Effet du courant de polarisation sur le gainvout vin300

13

Effet de la rsistance interne de la source de courant sur le gainVout (V )Vdd

14

Vdd

Rout Vout

250

Vout200

V+

V-

V+

V-

VAIbias1

150

Ibias1

Rout

100

50

I bias1 ( A)0 0,00E+00 2,00E-05 4,00E-05 6,00E-05 8,00E-05 1,00E-04 1,20E-04

vin = V+ V (V )

Effet de la rsistance interne de la source de courant sur le gainvout vin250

15

Choix de la source de courant RappelSensibilit Vdd Rsistance de sortie 673k 533k 250M 16,5M Plage de fonctionnement > 0,5V > 0,35V > 0,8V > 0,35V

16

200

Vdd150

Miroir simpleVout

12% 1,5% 0,4% 2,9%

100

V+

V-

indpendante de Vdd indpendante de Vdd + Cascode

VAIbias1

50

Rout

Rout ()0 1,00E+03 1,00E+04 1,00E+05 1,00E+06 1,00E+07

indpendante de Vdd + Cascode large excursion

Choix de la source de courantVdd

17

Dimensionnement Exemple avec Ibias7 et Av1(dc)Vdd

18

R T6 T5

T3V+

T4VVout

Av1 (dc) =

g m1 2 = g ds 2 + g ds 4 (n + p ) Veff 2

T3V+

T4VVout

T1Ibias Ibias

T2

T1

T2

Ibias/10

T7 T9 T8

n W 2.I ds 1 Veff 1, 2 1, 2 = 2 p L1, 2 n .Cox Veff 1, 2

Ibias Vbias

Ibias7

T7

Dimensionnement de T3 et T4Dimensionnement ?

Influence sur le niveau haut du mode commun et sur le gain du second tage compromis avec surface Veff 3, 4 W3, 4 L3, 4 =2 p .Cox Veff 3, 4

Gain statique Performances dynamiques

Courant Ibias Gain du 2nd tage

2.I ds

1

3


26/02/2010

Plan Introduction Etage diffrentiel dentre Amplificateur deux tages Principe Dimensionnement Gain en basse frquence Calcul du premier ple Simulations Analyse de la rponse en frquence

19

Amplificateur deux tages : principeVdd

20

R T6 T5

T3VV+

T4T12 T1Ibias Ibias VV+ Vout Vout

T2

Ibias/10

Ibias

T7 T9 T8

T13

Etage de sortie

Amplificateur deux tages : principeVdd

21

Plan Introduction Etage diffrentiel dentre Amplificateur deux tages Principe Dimensionnement Gain en basse frquence Calcul du premier ple Simulations Ple dominant et slew-rate Analyse de la rponse en frquence

22

R T6 T5

T3V-

T4T12 T1Ibias Ibias V+ Vout

Av1 =

g m1 g ds 2 + g ds 4 1 +

1 Cin 2 p g ds2 + g ds4

T2

Ibias/10

Ibias

Vout

T7 T9 T8

T13

Av 2 = Gain BF

g m12 g ds12 + g ds13 + g out 2

Dimensionnement & polarisation statique Simulation (op, dc) et tude petit signal Simulation (ac) stabilit

Etage de sortie

Amplificateur deux tages : dimensionnement Dimensionnement de T12 et T13 T13 rglage du courant de polarisation identique T7 (Slew-Rate)W13 W7 = L13 L7Vbias Vdd

23

Plan Introduction

24

T3V-

T4T12 T1 T2V+ Vout Vout Ibias Ibias7 Ibias13

Etage diffrentiel dentre Amplificateur deux tages Principe Dimensionnement Gain en basse frquence Calcul du premier ple Simulations Ple dominant et slew-rate Analyse de la rponse en frquence

T12

Veff et Ids impossI ds 4 (W L )13 2 (W L )7

T7

T13

Veff 12 = Veff 3 = Veff 4 I ds12 =

(W L )13 W12 = 2 (W L )4 L12 (W L )7

Etage de sortie

gm12 est impos par le dimensionnement du 1er tage

4


26/02/2010

Amplificateur deux tages : gain basse frquence Calcul du gain basse frquence de lamplificateur deux tagesgm2 = 2nCox W Ibias L 2gm12 = 2 pCox W Ibias L

25


26

Ibias 2 Ibias gds4 p 2 gds2 nAv1 = gm2 g ds 2 + g ds4

gds12 p Ibiasgds13 n I bias

Av 2 =

g m12 g ds12 + g ds13

Etage de sortie

Amplificateur deux tages : calcul du 1er ple prise en compte des capacits Cd 4 , Cd 2 VddCgd12 = 10 % Cin12

27

Amplificateur deux tages : calcul du 1er ple Calcul du ple li au premier tage Calcul de la capacit qui charge le 1er tage prise en compte de leffet Miller C gout1 Av2 in12 p 10Av1 =

Vdd

28

T3V-

T4T12 T1 T2V+ Vout Vout Ibias

Vbias

Ibias7

Ibias13

T3V-

T4T12 T1 T2V+ Vout

T7

T13

2 Cgs12 = Cin12 3Cin12 = Coxp W12 L12

g m2 g m2 1 = g ds2 + g ds4 + g out 1 g ds2 + g ds4 1 + p

Av 2

Cin12 1 f c1 = 10 g ds 2 + g ds 4 2


29

Montage tudiVdd R T11 T10Ibias/10

30

T3 T5 T6 Ibias7 Vref T8 T7 V-

T4 Vout1 T1 T2 V+

T12 Vout Cf T16 Ibias13 T13

T9

Etage de sortie

Av1

g m1 g ds 2 + g ds4

Av 2

g m12 g ds12 + g ds13

5


26/02/2010

Rponse statique31

Amplificateur deux tages : Effet dune rsistance en sortie Rout = 10M, 1M et 100k

32

Gain du 1er tage

Av ' = Av

g ds12 + g ds13 + g out g ds12 + g ds13 + g out '

Gain total 59000 70500 57600

33 rponse en frquence -20 dB/dcade

Amplificateur deux tages : rponse en frquence Diagramme de phase (AOP non compens)

34

-40 dB/dcade

1er ple : 23900 Hz 2me ple : 19,2 MHz Dphasage de 180 : 67,6 MHz

1er ple 2me ple

Amplificateur deux tages : rponse en frquence Extraction des capacits pour vrification du 1er ple0:m2 cdtot 178.5f cgs cgd 0:m4 188.1f 0:m12 655.3f 83.27f

35

Amplificateur deux tages : rponse en frquence Diagramme de gain (AOP non compens) Gain statique : 59566 (95,5 dB ) Gain unitaire : 153 MHz Gain pour un dphasage de 180 > 0 dB

36

Av 2 = 227 Av 2 C gd 12 = 18,9 pF Ctotal = 19,92 pF Ctotal 1 = = 6,51s f c1 = 24,4kHz g ds 2 + g ds 4 2

6


26/02/2010

Amplificateur deux tages : Effet dune capacit en sortie Effet sur le gain dplacement du 2nd ple

Amplificateur deux tages : Effet dune capacit en sortie

2

Cout C 4.10 6 = out6 f c 2 = g ds12 + g ds13 4.10 2 CoutCout = 1fF, 100fF, 10pF et 1nF Cout = 1fF, 100fF, 10pF et 1nF


39

Amplificateur deux tages : rponse en frquence Introduction dun ple dominant par ajout dune capacit Cf en parallle sur Cgd121 2 Ctotal 1 = = 2 . f c1 g ds2 + g ds4 f c1 = C f >> C gd 12 Ctotal = Av 2 C f Cf = a.n. g ds2 + g ds4 Av 2 .2 . f c1 f c1 = 500Hz C f = 3,6.10 6 = 5 pF 227.2.500Vbias Vdd T3 VT4 Vout1 T1 T2 V+ Cf T12

40

Vout

Ibias7 T7

Ibias13 T13

Etage de sortie

100fF 1pF 5pF 10pF fc=519Hz

41

Amplificateur deux tages : rponse en frquence Autres caractristiques dynamiques Produit gain-bandeGBW = Av1 Av 2 f c1 = a.n. g m2 g + g ds4 g Av 2 ds2 GBW = m 2 g ds2 + g ds4 Av 2 .2.C f 2.C f 1mA / V = 31,8MHz 2.5 pF

42

g m2 = 1mA / V GBW =

frquence de gain unitaire g f u = GBW = m 2 Hypothse 1er ordre 2.C f Slew-rate Rythme de variation maximum de tension en sortieS .R . = dV ( C f ) dtmax

=

I bias Cf

7


26/02/2010


43

Amplificateur deux tages : Slew-RateVdd

44

Calculer le SR de cet amplificateur avec Cf=5pFfu=33MHz A=0dB

T3 V-

T4 Vout1 T1 T2 V+ Cf Ibias13 T7 T13 T12 Vout

S .R . =

dV ( C f ) dtmax

I = bias CfVbias

Ibias7

100 A S .R . = = 20V / s 5 pF

Calculer de W/L de T1 et T2 de faon doubler le SR sans changer fu et Ibias Cf' = Cf 2 fu = Veff 1' g m2' g 2.I W g m 2 ' = m 2 = bias Veff 1 = .C f 2 Veff 1' 2 L'

=T1

1W 4 L

T1

Amplificateur deux tages : Slew-Rate

45

Amplificateur deux tages : Slew-Rate

46

W1 W2 94 = = 23,5 et C f = 2.5 pF L1 L2 4

SR = 29,1 V/ s

SR = 57,2 V/ s


47


48

fu=33MHz A=0dB

Etage de sortie

fu=33MHz =-180

8


26/02/2010

Amplificateur deux tages : rponse en frquenceVdd T3 VT4 Vout1 T1 T2 V+ Cf Ibias13 T7 T13 T12 Vout

49

Amplificateur deux tages : rponse en frquence g m 2 .vin =

Vout1

Cc

50C1 gm12.vout1 r2 C2Vout

gm2.vin

r1

r1 g ds 2 // g ds 4 C1 Cd 2 + Cd 4 + C gs12 r2 g ds12 // g ds13 // g load C2 Cd 12 + Cd 13 + Cload Cc C f + C gd 12Cc

vout1 + C1 p.vout1 + Cc p.(vout1 vout ) vout1 = f (vin , vout ) r1 vout + C2 p.vout + Cc p.(vout vout1 ) r2 1 + (C2 + Cc ) p r2 Cc p g m12Vout1

g m12 .vout1 =

Vbias

Ibias7

vout1 = vout

vout = vin

C p g m 2 r1 g m12 r2 1 c g m12 1 + ap + bp 2CcVout

Vout1

gm2.vin

r1

C1

gm12.vout1

r2

C2

Vout

b = r1r2 (C1C2 + C2Cc + C1Cc )r1

a = r2 (C2 + Cc ) + r11(C1 + Cc ) + g m12 r1r2Cc Cgm2.vin gm12.vout1 r2

C2

Amplificateur deux tages : rponse en frquence C p g m 2 r1 g m12 r2 1 c g m12 = 2 1 + ap + bp

Vout1

Cc

51C1 gm12.vout1 r2 C2Vout

gm2.vin

r1

Amplificateur deux tages : rponse en frquence Solution : introduction dune rsistance srie Ples 1 et 2 sensiblement identiques 3me ple haute frquence 1 fz = Modification du zro : 2 Cc (1 g m12 Rs ) Le zro peut-tre plac Compensation du 2me ple : C1+C2=? Juste aprs la frquence de gain unitaireVout1

52

f p1 = f p2

vout vin

1 2 r1 g m12 r2 C c

p 1 + p 1 + ap + bp 2 = 1 + p1 p2

g m12 = 2 (C1 + C 2 ) g m12 2 Cc

fz =

Augmentation de Cc Le zro se dplace comme le ple dominant

Rs C1

Cc

Augmentation de gm12

cot en silicium

gm2.vin

r1

gm12.vout1

r2

C2

Vout

Amplificateur deux tages : rponse en frquence Amlioration de la stabilit par ajout dun zroVdd T3 VT4 Vout1 T1 T2 V+ T12 Vout

53

Amplificateur deux tages : Placement du zro Solution 1 1re tape : simulation ac avec Cf0 arbitraire (5pF) et Rs=0 choix dune marge de phase frquence de gain unitaire fu mesure du gain Av(fu)

54

Rs

Cf Ibias13

Vbias

Ibias7 T7

T13

2me tape : calcul de Cf= Cf0.Av(fu) positionnement du zro fu+20% calcul de Rs

Comment placer le zro introduit par Rs+Cf pour quil compense leffet du 2nd ple ?

9


26/02/2010

CC=5pF et RS=0 55 fc=520Hz fc=200Hz

CC=13pF et RS=0 56 fu=21MHz AV=-0,46dB

fz =

1 = 12 MHz 2 C c (1 g m12 Rs ) 1 1 + 1020 2f z C c g m12

Rs =fu=10,7MHz AV=2,6 (8,3dB)

fu=21MHz =-180 CC=13pF fu=10,7MHz =-125

57 fc=200Hz

Stabilit de lAOP Compens (13pF+1020)Marge de gain 20,2dB fu = 10,3 MHz

58

Marge de phase 73 Frquence pour dphasage de 180 77,6 MHz

Amplificateur deux tages : Placement du zro Autre solution : Choix de la position de la frquence de gain unitaire : f u = 18 MHz Ex : GBW=18MHz Calcul de la capacit de compensation : Positionnement du zro fu + 20% : 22MHzfz = 1 1 1 = 22 MHz Rs = + 1820 2 Cc (1 g m12 Rs ) 2f z Cc g m12 Cf = g m2 8,8 pF 2f u

59

60

Marge de gain 23,3dB @ 282MHz

Stabilit de lAOP Compens (8,8pF+1820)

Marge de phase 100 @ 18,4MHz

10


26/02/2010

Amplificateur deux tages : Placement du zro Amlioration de la stabilit par ajout dun zroVdd T3 VT4 Vout1 T1 T2 V+ 13pF T16 Vbias Ibias7 T7w=16 L=1

61

Stabilit de lAOP Compens (13pF+T16)Marge de gain >24dB

62

T12 Vout

Ibias13 T13

Marge de phase 80

Le zro introduit par T16+Cf compense le 2nd ple

Stabilit de lAOP Compens (5pF ; w=30u ; l=0,8u)Marge de gain 5,68dB fu = 25,8 MHz

63

Plan Introduction Etage diffrentiel dentre Amplificateur deux tages Etage de sortie

64

Marge de phase 32 Frquence pour dphasage de 180 47,4 MHz

Amplificateur deux tages: ajout dun tage de sortieVdd R T11 T10Ibias/10

65

Plan Introduction

66

T3 T5 T6 Vbias T8 Ibias7 T7 V-

T4 Vout1 T1 T2 V+

T12 T14 Vout Cf T16 Ibias13 T13 T15 Vout

Etage diffrentiel dentre Amplificateur deux tages Etage de sortie Autres montages amplificateurs

T9

Av1

g m1 g ds 2 + g ds 4 + C f Av 2 p

g m12 Av 2 g ds12 + g ds13

GL Av 3 Av 2

g m15 g m12 g ds14 + g ds15 ++ g15 13 GLGL g ds12 g m ds+ +

11


26/02/2010

AOP 2 tages PMOS

67

Amplificateur de Transconductance (OTA)Vdd

Vdd=+3,3V M10 M5 M7 T8 T4

T5 V2

T6

M11 VinM12

M1

M2

M8 Vin+ M9

CC Vout T8 M6

V1

Vout CLT9

T1

T2

M3

M4

Vp

Ip T7

Amplificateur oprationnel Folded-cascode Vdd

Amplificateur oprationnel Folded-cascode

T11 T12Ib1 V-

T3 T13

T4VB1

T5 T1 T2V+ VB2

T6Vout

T7Ib2

T8 T10

CL

T9

12

Documents

Cia2 - Basic Opamp