Embed Size (px)
Citation preview
Royaume du Maroc
Université Abdelmalek Essaâdi
Faculté des Sciences et Techniques – Tanger
Département de Génie Electrique
Automatismes Licence : GESI
Département Génie Electrique
Cours dispensé par : Pr . AZMANI Monir
Année Universitaire : 2018-2019
Table des matières 0 - Rappels sur la technologie (préalable) ............................................................................................... 4
0 – 1 Etats des contacts ....................................................................................................................... 4
0 – 2 Etats des récepteurs (Sorties) ..................................................................................................... 4
0 – 4 Le langage à contacts (LADDER) ................................................................................................. 4
0 – 5 Etat d’un circuit : ......................................................................................................................... 5
0 – 5 – 1 Chronogramme ................................................................................................................. 5
0 – 5 – 2 Table de vérité .................................................................................................................. 6
1 - Les fonctions logiques ........................................................................................................................ 7
1 – 1 Fonction identité ........................................................................................................................ 7
1 – 2 Fonction Complémentaire .......................................................................................................... 7
1 – 3 Fonction ET ................................................................................................................................. 8
1 – 4 Fonction OU ................................................................................................................................ 9
1 – 5 Fonction NAND ......................................................................................................................... 10
1 – 6 Fonction NOR ............................................................................................................................ 11
1 – 7 Fonction XOR ............................................................................................................................ 12
1 – 8 Equations logiques fondamentales .......................................................................................... 13
1 – 9 Opérations en algèbre logique ................................................................................................. 14
1 – 9 – 1 Propriétés des variables booléennes et leurs opérations : ............................................ 14
1 – 9 – 2 Théorème De Morgan ..................................................................................................... 15
1 – 9 – 3 Identités remarquables ................................................................................................... 16
1 – 9 – 4 Retour sur les fonctions NAND, NOR et OU-Exclusif ...................................................... 18
1 – 10 Simplification des équations logiques .................................................................................... 19
1 – 10 – 1 Les formes canoniques ................................................................................................ 19
1 – 10 – 2 Les tableaux de Karnaugh ............................................................................................ 20
1 – 11 Exercices ................................................................................................................................. 25
2 – Circuits combinatoires ..................................................................................................................... 27
2 – 1 Définition : ................................................................................................................................ 27
2 – 2 Circuits opérateurs ................................................................................................................... 27
2 – 2 – 1 Comparateur .................................................................................................................. 27
2 – 2 – 2 Additionneur .................................................................................................................. 29
2 – 2 – 3 Soustracteur ................................................................................................................... 35
2 – 3 Multiplexeur/ Démultiplexeur ................................................................................................. 37
2 – 3 – 1 Multiplexeur ................................................................................................................... 37
2 – 3 – 2 Démultiplexeur .............................................................................................................. 39
2 – 4 Codeurs / Décodeurs / Transcodeurs ....................................................................................... 40
2 – 4 – 1 Codeurs .......................................................................................................................... 40
2 – 4 – 2 Décodeurs ...................................................................................................................... 42
2 – 4 – 3 Transcodeurs .................................................................................................................. 44
2 – 5 Exercices ................................................................................................................................... 47
3 – Circuits séquentiels .......................................................................................................................... 51
3 – 1 Définition .................................................................................................................................. 51
3 – 2 Systèmes séquentiels synchrones et asynchrones ................................................................... 51
3 – 3 Analyse et synthèse à partir d'un exemple – la méthode Huffman ......................................... 52
3 – 3 – 0 Etude par exemple ......................................................................................................... 52
3 – 3 – 1 Graphe de fluence .......................................................................................................... 52
3 – 3 – 2 Tableau d’état primitifs .................................................................................................. 52
3 – 3 – 3 Polygone de liaison ........................................................................................................ 53
3 – 3 – 4 Moore vs Mealy ............................................................................................................. 54
3 – 3 – 5 Equations des variables internes ................................................................................... 55
3 – 3 – 6 Equations des variable de sortie .................................................................................... 56
3 – 2 – 7 Exemple d’application : « Machine à marche prioritaire » .......................................... 57
3 – 3 Les bascules .............................................................................................................................. 57
3 – 3 – 1 Les bascules asynchrones .............................................................................................. 58
3 – 3 – 2 Les bascules synchrones ................................................................................................ 63
3 – 4 Les compteurs et décompteurs ................................................................................................ 66
3 – 4 – 1 Montage asynchrones .................................................................................................... 66
3 – 4 – 2 Montage synchrones ..................................................................................................... 69
3 – 5 Les registres .............................................................................................................................. 72
3 – 5 – 1 Chargement – Mémorisation ......................................................................................... 72
3 – 5 – 2 Registre à décalage à droite ........................................................................................... 72
3 – 5 – 3 Registre à décalage à gauche ......................................................................................... 73
3 – 5 – 4 Chargement (𝑪) et décalage à droite (Dd)...................................................................... 74
3 – 5 – 5 Chargement (𝑪) et décalage à gauche (Dg) .................................................................... 74
3 – 6 Exercices ................................................................................................................................... 75
0 - Rappels sur la technologie (préalable)
0 – 1 Etats des contacts Bouton Poussoir (Action manuelle)
Contact (Actionné par d’autres systèmes. Ex : Fin de course)
0 – 2 Etats des récepteurs (Sorties)
Le récepteur est à l’état 1 s’il est en fonctionnement ; exemple Lampe allumée.
Le récepteur est à l’état 0 s’il ne fonctionne pas ; exemple Moteur à l’arrêt.
0 – 4 Le langage à contacts (LADDER) Il s’agit d’un mode de représentation basé sur la schématisation électrique. On la retrouve dans
l’utilisation des Automates Programmables industriels.
B.P / Contact :
Normalement ouvert
Entrée active à l’état logique 1
Normalement fermé
Entrée active à l’état logique 0
Lampe Voyant Moteur Sortie
S M
𝑥
Normalement ouvert
Le courant passe lorsque x=1
Donc lorsque l’état physique est à 1
Ainsi, l’état électrique est à 1
Normalement fermé
Le courant passe lorsque x = 0
Donc lorsque l’état physique est à 0.
Ainsi, l’état électrique est à 1
�̅�
Récepteurs :
Relais
Attention : Il y a une différence entre l’état physique et l’état logique des contacts.
Normalement ouvert : Etat physique = Etat logique
Normalement fermé : Etat physique opposé à Etat logique
0 – 5 Etat d’un circuit : Un circuit électrique (par exemple) est dit passant ou fermé si un circuit électrique circule ; les
récepteurs éventuels seront actionnés (on appelle ces récepteurs parfois des actionneurs quand une
action en découle ; ex un voyant).
Ex1 :
0 – 5 – 1 Chronogramme
C’est une représentation schématique/modélisation temporelle de l’évolution des variables (entrées
et sorties) d’un système.
Pour l’exemple 1 on a :
S
Après une commande on a X = 1 et x qui passe à 1
Les changements se produisent en même temps, ce qui implique que V = e
V e
(Normalement ouvert)
e 0
1
V 0
1
temps
X
𝑥
Autre exemple ; ex 2 :
0 – 5 – 2 Table de vérité
C’est une représentation sous forme de tableau qui fait apparaître les différents états possibles des
entrées et des sorties (0 et 1)
V e
(Normalement fermé)
e 0
1
e
0
1
temps
V 0
1
Ex1 :
e V
0 0
1 1
V = e
Ex2 :
e V
0 1
1 0
V = e
1 - Les fonctions logiques Ce sont des opérations logiques, c'est-à-dire qu’en fonction d’une ou de plusieurs variables
(d’entrées) données, il va correspondre une sortie particulière.
Algèbre de BOOLE : « Partie des maths, de la logique (électronique) qui s’intéresse aux opérations et
aux fonctions sur les variables logiques. »George BOOLE (1815-1864) mathématicien Anglais.
1 – 1 Fonction identité (Fn équivalence, OUI, égalité)
Equation : 𝑆 = 𝑎 on trouve parfois 𝑆 ≡ 𝑎.
Avec « S » c’est la sortie et « a » l’entrée.
« S » reproduit la variable d’entrée « a ».
Table de vérité : Chronogramme :
Symboles logiques (logigramme) : En LADDER :
1 – 2 Fonction Complémentaire (Fn Pas, NON)
Equation : 𝑆 = 𝑎 ou 𝑆 ≡ 𝑎.
Table de vérité : Chronogramme :
Symboles logiques (logigramme) :
Symboles logiques (logigramme) : En LADDER :
Remarques : 0 = 1 et 1 = 0 ;
Propriété d’involution : a = a
=
1 a
S
S
S
S a
a S
0 1
1 0
S a =
1 a
S
S
S
a 0
1
S 0
1
temps
a 0
1
S 0
1
temps
a S
0 0
1 1
1 – 3 Fonction ET (Fn AND ; Intersection ; produit logique)
𝑆 = 𝑎 . 𝑏 ou 𝑆 ≡ 𝑎 . 𝑏 ou 𝑆 = 𝑎 𝑒𝑡 𝑏 ou 𝑆 = 𝑎 ∩ 𝑏
On dit 𝑆 est égale à 𝑎 et 𝑏.
Table de vérité : Chronogramme :
Symboles logiques (logigramme) :
Symboles logiques (logigramme) : En LADDER :
Fonction généralisée : 𝑆 = 𝑎 . 𝑏 . 𝑐 le « ET » est associatif
Remarque :
Il existe aussi des portes ET à 3 entrées:
a b S
0 0 0
0 1 0
1 0 0
1 1 1
&
a S
S
b
S
. S a b
Contact en série
a b c
𝑎 . 𝑏
𝑆
Porte ET
𝑆 = 𝑎 . 𝑏. 𝑐
Produit des circuits matériels
a 0
1
b 0
1
temps
S 0
1
1 – 4 Fonction OU (Fn OR ; Union ; somme logique)
𝑆 = 𝑎 + 𝑏 ou 𝑆 ≡ 𝑎 + 𝑏 ou 𝑆 = 𝑎 𝑜𝑢 𝑏 ou 𝑆 = 𝑎 ∪ 𝑏
On dit 𝑆 est égale à 𝑎 ou 𝑏.
Table de vérité : Chronogramme :
Symboles logiques (logigramme) :
Symboles logiques (logigramme) : En LADDER :
Fonction généralisée : 𝑆 = 𝑎 + 𝑏 + 𝑐 le « OU » est associatif
Remarque :
Il existe aussi des portes OU à 3 entrées:
a b S
0 0 0
0 1 1
1 0 1
1 1 1
a S
S
b
S
+
a b c
𝑎 . 𝑏
𝑆
Porte OU
𝑆 = 𝑎 . 𝑏. 𝑐
Somme des circuits matériels
a 0
1
b 0
1
temps
S 0
1
≥ 1
S a
b
Contact en parallèle
1 – 5 Fonction NAND (Fn NON-ET)
𝑆 = 𝑎 . 𝑏̅̅ ̅̅ ̅ ou 𝑆 ≡ 𝑎 . 𝑏̅̅ ̅̅ ̅ ou 𝑆 = 𝑎 ↑ 𝑏
Remarque : La fonction NAND est une fonction universelle, c'est-à-dire que les fonctions OUI, NON,
ET, OU peuvent être réalisées qu’avec des fonctions NAND
Table de vérité : Chronogramme :
Symboles logiques (logigramme) :
Symboles logiques (logigramme) : En LADDER :
Fonction généralisée : 𝑆 = 𝑎 . 𝑏 . 𝑐̅̅ ̅̅ ̅̅ ̅̅ ̅ le « NAND » n’est pas associatif
a b S
0 0 1
0 1 1
1 0 1
1 1 0
a 0
1
b 0
1
temps
S 0
1
↑
a S
S
b
S
&
a b c
𝑎 . 𝑏̅̅ ̅̅ ̅
𝑆 𝑎 . 𝑏
S
Contact en parallèle
�̅�
�̅�
1 – 6 Fonction NOR (Fn NON-OU)
𝑆 = 𝑎 + 𝑏̅̅ ̅̅ ̅̅ ̅ ou 𝑆 ≡ 𝑎 + 𝑏̅̅ ̅̅ ̅̅ ̅ ou 𝑆 = 𝑎 ↓ 𝑏
Remarque : La fonction NOR est aussi une fonction universelle,
Table de vérité : Chronogramme :
Symboles logiques (logigramme) :
Symboles logiques (logigramme) : En LADDER :
Fonction généralisée : 𝑆 = 𝑎 + 𝑏 + 𝑐̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ le « NOR » n’est pas associatif
↓ S
S
S
≥ 1
a b S
0 0 1
0 1 0
1 0 0
1 1 0
a b
a 0
1
b 0
1
temps
S 0
1
a b c
𝑎 + 𝑏̅̅ ̅̅ ̅̅ ̅
𝑆 𝑎 + 𝑏
S �̅�
Contact en série
�̅�
1 – 7 Fonction XOR (Fn OU-Exclusif)
La sortie vaut 1 si l’une des deux entrées est à 1 mais pas les deux.
𝑆 = 𝑎 ⊕ 𝑏
Table de vérité : Chronogramme :
Symboles logiques (logigramme) :
𝑆 = 𝑎�̅� + �̅�𝑏
Symboles logiques (logigramme) : En LADDER :
Fonction généralisée : 𝑆 = 𝑎⊕ 𝑏⊕ 𝑐 le « XOR » est associatif
a b S
0 0 0
0 1 1
1 0 1
1 1 0
a S
S
b
S
⊕ Porte XOR
a 0
1
b 0
1
temps
S 0
1
= 1 a
�̅�
S
b
a b c
𝑎 ⊕ 𝑏
𝑆
a b c S
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
�̅�
1 – 8 Equations logiques fondamentales Il y a 8 équations fondamentales (quasi-triviales).
Nous allons les écrire technologiquement pour les vérifier.
Préalable :
Circuit ouvert – contact absent : « 0 » logique permanent
Court circuit – contact toujours présent : « 1 » logique permanent
1ère équation : 2ème équation :
𝑎 + 0 = 𝑎 𝑎 . 0 = 0
Le «0» est l’élément neutre de la somme logique Le «0» est l’élément absorbant du produit
logique
3ème équation : 4ème équation :
𝑎 + 1 = 𝑎 𝑎 . 1 = 1
Le «1» est l’élément absorbant de la somme Le «1» est l’élément neutre de la somme logique
logique.
5ème équation : 6ème équation :
𝑎 + 𝑎 = 𝑎 𝑎 . 𝑎 = 𝑎
7ème équation : 8ème équation :
𝑎 + 𝑎 = 1 𝑎 . 𝑎 = 0
a
a
a
a
a
a
a
a
a
a
a
a
1 – 9 Opérations en algèbre logique
L’algèbre logique (1854) permet de mettre en équations des propositions logiques hors du cadre de
l’algèbre classique.
▪ Proposition logique : Vrai ou faux ex Nous somme Lundi ou mercredi ;
▪ Variable logique: a 2 valeurs a = 0 ou a = 1 ;
▪ On associe les 2 : a = 0 Nous ne sommes pas Lundi
a = 1 Nous somme Mercredi
1 – 9 – 1 Propriétés des variables booléennes et leurs opérations :
Idempotence :
En algèbre logique, il n’y a pas d’exposant ni de coefficient :
Commutativité :
Les fonctions OU et ET sont commutatives
Associativité :
Distributivité :
Le produit est distributif par rapport à la somme :
La somme est distributive par rapport au produit:
𝑎 . 𝑎 = 𝑎
𝑎 + 𝑎 = 𝑎
𝑎 . 𝑎 . 𝑎 ……𝑎 . 𝑎 = 𝑎
𝑎 + 𝑎 + 𝑎 ……𝑎 + 𝑎 = 𝑎
𝑎 . 𝑏 = 𝑏 . 𝑎
𝑎 + 𝑏 = 𝑏 + 𝑎
𝑎 . (𝑏 . 𝑐) = (𝑎 . 𝑏). 𝑐 = 𝑎 . 𝑏 . 𝑐
𝑎 + (𝑏 + 𝑐) = (𝑎 + 𝑏) + 𝑐 = 𝑎 + 𝑏 + 𝑐
𝑎 . (𝑏 + 𝑐) = 𝑎 . 𝑏 + 𝑎 . 𝑐
𝑎 + (𝑏 . 𝑐) = 𝑎 + 𝑏 . 𝑎 + 𝑐
Complémentarité :
Involution :
1 – 9 – 2 Théorème De Morgan
Le complément d’un produit logique de variables est égal à la somme logique des compléments de
chaque variable :
Le complément d’une somme logique de variables est égal au produit logique des compléments de
chaque variable :
Vérification par table de vérité :
𝒂 𝒃 �̅� �̅� 𝒂 + 𝒃 𝒂 + 𝒃̅̅ ̅̅ ̅̅ ̅ �̅� . �̅� 𝒂 . 𝒃 𝒂 . 𝒃̅̅ ̅̅ ̅̅ �̅� . �̅�
0 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 0 0 1 1
1 0 0 1 1 0 0 0 1 1
1 1 0 0 1 0 0 1 0 0
Application :
Le NAND en Ladder : 𝑆 = 𝑎 . 𝑏̅̅ ̅̅ ̅̅
Le NOR en Ladder : 𝑆 = 𝑎 + 𝑏̅̅ ̅̅ ̅̅ ̅̅
𝑎 . �̅� = 0
𝑎 + �̅� = 1
�̿� = 𝑎
𝑎 . 𝑏̅̅ ̅̅ ̅̅ = �̅� + �̅�
𝑎 . 𝑏 . 𝑐̅̅ ̅̅ ̅̅ ̅̅ ̅̅ = �̅� + �̅� + 𝑐̅
𝑎 + 𝑏̅̅ ̅̅ ̅̅ ̅̅ = �̅� . �̅�
𝑎 + 𝑏 + 𝑐̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ = �̅� . �̅� . 𝑐̅
S
Variable intermédiaire
ou
S
ou
a b X
S
S
X
�̅�
�̅�
�̅�
�̅�
�̅�
�̅�
�̅�
�̅�
1 – 9 – 3 Identités remarquables
Démonstration algébrique:
(𝑎 + 𝑏) . (𝑎 + 𝑐) = $𝑎𝑎⏟𝑎
+ 𝑎𝑐 + 𝑏𝑎⏟𝑎 𝑏
+ 𝑏𝑐
= $𝑎 . (1 + 𝑏 + 𝑐)⏟ =1
+ 𝑏𝑐
= $𝑎 . 1 + 𝑏𝑐 = $𝑎 + 𝑏𝑐 Démonstration par fonction complémentaire:
On part de:
(𝑎 + 𝑏)(𝑎 + 𝑐)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ = 𝑎 + 𝑏̅̅ ̅̅ ̅̅ ̅ . 𝑎 + 𝑐̅̅ ̅̅ ̅̅ ̅
= �̅� . �̅� + �̅� . 𝑐̅ = �̅� . (�̅� + 𝑐̅) On suite on a
(𝑎 + 𝑏)(𝑎 + 𝑐)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ = $(𝑎 + 𝑏)(𝑎 + 𝑐)̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿
= $�̅�. (�̅� + 𝑐̅)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ = $�̿� + (�̅� + 𝑐̅)̅̅ ̅̅ ̅̅ ̅̅ ̅ = $𝑎 + 𝑏𝑐
Démonstration algébrique:
D’après l’identité précédente on a:
(𝑎 + 𝑏) . (𝑎 + 𝑐) = 𝑎 + 𝑏𝑐
Et on a :
𝑎 + �̅�𝑏 = (𝑎 + �̅�)⏟ =1
. (𝑎 + 𝑏)
Donc
𝑎 + �̅�𝑏 = 1 . (𝑎 + 𝑏) = 𝑎 + 𝑏
Démonstration par fonction complémentaire:
𝑎 + �̅�𝑏 = 𝑎 + �̅�𝑏̿̿ ̿̿ ̿̿ ̿̿ ̿̿
𝑎 + �̅�𝑏̅̅ ̅̅ ̅̅ ̅̅ ̅̅ = $�̅� . (�̅� . 𝑏)̅̅ ̅̅ ̅̅ ̅̅
= $�̅� . (𝑎 + �̅�)
𝑎 + �̅�𝑏̅̅ ̅̅ ̅̅ ̅̅ ̅̅ = $�̅�. 𝑎⏟=0
+ �̅� . �̅�
= $�̅� . �̅� Donc
𝑎 + �̅�𝑏 = �̅� . �̅� = 𝑎 + 𝑏̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅
(𝑎 + 𝑏) . (𝑎 + 𝑐) = 𝑎 + 𝑏𝑐
𝑎 + �̅�𝑏 = 𝑎 + 𝑏
𝑎𝑏 + �̅�𝑐 = 𝑎𝑏 + �̅�𝑐̿̿ ̿̿ ̿̿ ̿̿ ̿̿ ̿
Prenons :
Ce qui implique :
Démonstration algébrique :
𝑎𝑏 + �̅�𝑐 + 𝑏𝑐 = $𝑎𝑏 + �̅�𝑐 + 𝑏𝑐 + 0 = $𝑎𝑏 + �̅�𝑐 + 𝑏𝑐 + �̅�𝑎 = $𝑎 (𝑏 + �̅�) + 𝑐(𝑏 + �̅�) = $(�̅� + 𝑏)(𝑎 + 𝑐)
𝑎𝑏 + �̅�𝑐̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ = $(�̅� + �̅�)(𝑎 + 𝑐̅)
= $�̅� . 𝑎⏟=0
+ �̅� . 𝑐̅ + �̅� . 𝑎 + �̅� . 𝑐̅
𝑎𝑏 + �̅�𝑐̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ = $𝑎�̅� + �̅�𝑐̅ + �̅�𝑐̅̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅
= $(�̅� + 𝑏) (𝑎 + 𝑐)(𝑏 + 𝑐)⏟ 𝑐+𝑎𝑏
= $(�̅� + 𝑏)(𝑐 + 𝑎𝑏)
= �̅�𝑐 + �̅�𝑎𝑏⏟=0
+ 𝑏𝑐 + 𝑏𝑎𝑏⏟=𝑎𝑏
= $�̅�𝑐 + 𝑏𝑐 + 𝑎𝑏
𝑎𝑏 + �̅�𝑐 = $𝑎𝑏 + �̅�𝑐 + 𝑏𝑐
𝑎𝑏 + �̅�𝑐 + 𝑏𝑐 = 𝑎𝑏 + �̅�𝑐 Identité de Blake :
Selon la première identité
𝑎𝑏 + �̅�𝑐 + 𝑏𝑐 = (�̅� + 𝑏)(𝑎 + 𝑐) Autre écriture de l’identité de Blake :
1 – 9 – 4 Retour sur les fonctions NAND, NOR et OU-Exclusif
L’universalité des fonctions NAND :
L’universalité des fonctions NOR :
≡ a a a a
a
b
a . b ≡
≡ a a a a
≡
≡ a
b
a . b
a
b
a + b
a a ≡
a a a
a
b
a + b a + b
b b
a a
a . b
a
b
a . b a . b
≡ a
b
a + b
b b
a a
a + b
a a ≡
a a a
L’associativité du OU-exclusif :
𝑎 b = $�̅�𝑏 + 𝑎�̅� 𝑎 b c = $�̅��̅�𝑐 + �̅�𝑏𝑐̅ + 𝑎�̅�𝑐̅ + 𝑎𝑏𝑐
Démonstration :
𝑎 b c = $(�̅�𝑏 + 𝑎�̅�) 𝑐
= $(�̅�𝑏 + 𝑎�̅�)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅𝑐 + (�̅�𝑏 + 𝑎�̅�)𝑐 ̅ = $(�̅�𝑏̅̅̅̅ . 𝑎�̅�̅̅̅̅ )𝑐 + �̅�𝑏𝑐̅ + 𝑎�̅�𝑐 ̅
= $(𝑎 + �̅�)(�̅� + 𝑏)𝑐 + �̅�𝑏𝑐̅ + 𝑎�̅�𝑐 ̅
= $(𝑎�̅� + 𝑎𝑏 + �̅��̅� + 𝑏�̅�)𝑐 + �̅�𝑏𝑐̅ + 𝑎�̅�𝑐 ̅ = $𝑎𝑏𝑐 + �̅��̅�𝑐 + �̅�𝑏𝑐̅ + 𝑎�̅�𝑐 ̅
1 – 10 Simplification des équations logiques
D’un point de vue matériel (pour réaliser les fonctions), chacune des opérations (Complément,
somme, produit, ou-exclusif, NAND, NOR, …) basiques nécessite l’utilisation des circuits, des portes
et des composants logiques.
Donc pour économiser le matériel et avoir une meilleure compréhension, on a intérêt à simplifier au
maximum les équations logiques.
Il existe deux méthodes de simplifications:
▪ A partir des formes canoniques par utilisation des propriétés
▪ Par tableaux de karnaugh
1 – 10 – 1 Les formes canoniques
1ère forme canonique :
Elle est constituée de sommes de produits de facteurs ou somme de mintermes. Elle s’obtient
directement d’une table de vérité. La fonction vaut 1 si un des mintermes égale à 1.
Ex : 𝐿 = 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎�̅�𝑐
2ème forme canonique :
Elle est constituée de produit de somme de facteurs ou produit de maxtermes. Elle s’obtient moins
directement par la complémentation de la 1ère forme canonique
Ex : �̅� = (�̅� + �̅� + 𝑐̅). (�̅� + �̅� + 𝑐). (�̅� + 𝑏 + 𝑐)̅
Ex de simplification :
1ère forme canonique :
L = $𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎�̅�𝑐 = $𝑎𝑏𝑐 + 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎�̅�𝑐 = $𝑎𝑏(𝑐 + 𝑐̅) + 𝑎𝑐(𝑏 + �̅�) = $𝑎𝑏 + 𝑎𝑐 = $𝑎(𝑏 + 𝑐)
2ème forme canonique :
�̅� = $(�̅� + �̅� + 𝑐̅). (�̅� + �̅� + 𝑐). (�̅� + 𝑏 + 𝑐)̅
= $[(�̅� + �̅�) + 𝑐̅𝑐]. (�̅� + 𝑏 + 𝑐)̅
= $(�̅� + �̅�)(�̅� + 𝑏 + 𝑐)̅
Soit 𝑣 = 𝑏 + 𝑐̅ et soit 𝑉 = �̅� = (�̅� + �̅�)(�̅� + 𝑣), on échange les ET et les OU sans toucher aux
termes :
𝑉∗ = �̅��̅� + �̅�𝑣
On factorise :
𝑉∗ = �̅�(�̅� + 𝑣)
On échange de nouveau les ET et les OU entre eux sans toucher aux termes
𝑉 = �̅� + �̅�𝑣
Ce qui implique :
�̅� = �̅� + �̅�(𝑏 + 𝑐) = �̅� + �̅�𝑐̅
𝐿 = �̿� = (�̅� + �̅�𝑐)̅̅̅ ̅̅ ̅̅ ̅̅ ̅̅ ̅ = 𝑎(𝑏 + 𝑐)
1 – 10 – 2 Les tableaux de Karnaugh
1 – 10 – 2 – 1 Rappel sur le binaire réfléchi :
Le code de Gray, également appelé binaire réfléchi, est un type de codage binaire permettant de ne
modifier qu'un seul bit à la fois quand un nombre est augmenté d'une unité. Le nom du code vient du
nom de l'ingénieur américain Frank Gray qui déposa un brevet sur ce code en 1953.
Codage décimal Codage binaire classique Codage Gray ou binaire réfléchi
0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
Pour passer d'une ligne à la suivante, on inverse le bit le plus à droite possible conduisant à un
nombre nouveau.
1 – 10 – 2 – 2 Introduction :
On a pu s’apercevoir (cours sur la logique booléenne) que la méthode de simplification d’équations
consistant à effectuer des mises en facteur successives devenait vite très longue et fastidieuse dès
que le nombre de variables devenait important.
La méthode du tableau de Karnaugh va nous permettre d’effectuer des simplifications beaucoup plus
rapidement sans avoir à écrire de longues équations.
1 – 10 – 2 – 3 Représentation du tableau de Karnaugh
➢ C’est un tableau de 2n cases, n étant le nombre de variables.
➢ Sur les lignes et colonnes, on place l’état des variables d’entrée codées en binaire réfléchi
(code Gray)
➢ Dans chacune des cases, on place l’état de la sortie pour la combinaison d’entrée correspondante.
Dans l’exemple ci-dessous, le nombre de variable est de 4 puisque le Tableau contient 24 = 16 cases.
ab cd 00 01 11 10
00 �̅��̅�𝑐̅�̅� �̅��̅�𝑐̅𝑑 �̅��̅�𝑐𝑑 �̅��̅�𝑐�̅� 01 �̅�𝑏𝑐̅�̅� �̅�𝑏𝑐̅𝑑 �̅�𝑏𝑐𝑑 �̅�𝑏𝑐�̅� 11 𝑎𝑏𝑐̅�̅� 𝑎𝑏𝑐̅𝑑 𝑎𝑏𝑐𝑑 𝑎𝑏𝑐�̅� 10 𝑎�̅�𝑐̅�̅� 𝑎�̅�𝑐̅𝑑 𝑎�̅�𝑐𝑑 𝑎�̅�𝑐�̅�
S
Pour chacune des cases, on inscrit la valeur de la fonction logique pour la combinaison des entrées
correspondantes.
Exemple :
Prenons l’exemple de la fonction 𝑆 = �̅��̅� + 𝑎�̅� + 𝑎𝑏 La table de vérité correspondante à S :
𝑎 𝑏 �̅� �̅� �̅�. �̅� 𝑎. �̅� 𝑎. 𝑏 𝑆
0 0 1 1 1 0 0 1
0 1 1 0 0 0 0 0
1 0 0 1 0 1 0 1
1 1 0 0 0 0 1 1
On a deux variables (a; b), le tableau de Karnaugh contiendra 22=4 cases .
a b 0 1
0 1 0
1 1 1
1 – 10 – 2 – 4 Simplification par tableau de Karnaugh
Les états des variables font qu’entre deux cases voisines (Ligne/Colonnes) une seule variable change
d’état. Ces cases sont dites adjacentes :
Ex :
ab cd 00 01 11 10
00 1 2 3 4
01 5 6 7 8
11 9 10 11 12
10 13 14 15 16
2 et 1 2 et 3 Les cases sont adjacentes 2 et 6 2 et 14 Après avoir rempli le tableau de Karnaugh, on cherche à faire des regroupements (de puissance de deux) de cases adjacentes, où les valeurs de variable de sortie sont égales à 1. A chaque puissance de deux du regroupement, on élimine une variable.
S
X
Ex : 1 – case 10 : 𝑎𝑏𝑐̅𝑑 2 – cases 10 et 11 : 𝑎𝑏𝑑 ; élimination de la variable c 3 – cases 10, 11, 14 et 15 : 𝑎𝑑 ; élimination de deux variables b et c 4 – cases 9, 10, 11, 12, 13, 14, 15 et 16 : 𝑎; élimination de trois variables b, c et d On doit chercher les plus grands regroupements possibles (puissance de deux) pour simplifier au maximum (les recouvrements sont autorisés). Exemple de regroupements possibles : Exemple de regroupements impossibles:
Retour à l’exemple : 𝑆 = �̅��̅� + 𝑎�̅� + 𝑎𝑏
a b 0 1
0 1 0
1 1 1
𝑆 = 𝑎 + �̅�
ab cd 00 01 11 10
00 0 1 0 0
01 0 1 0 0
11 0 1 1 0
10 0 1 1 0
ab cd 00 01 11 10
00 0 1 0 1
01 0 0 0 0
11 1 1 0 0
10 0 0 0 1
ab cd 00 01 11 10
00 0 1 1 0
01 1 0 0 1
11 1 0 0 1
10 0 1 1 0
ab cd 00 01 11 10
00 1 0 0 1
01 0 0 0 0
11 0 0 0 0
10 1 0 0 1
ab cd 00 01 11 10
00 0 0 0 0
01 0 0 1 0
11 0 1 0 0
10 1 0 1 0
ab cd 00 01 11 10
00 0 0 0 0
01 0 0 1 1
11 0 1 1 1
10 0 1 1 1
S
𝑎 �̅�
Vérification :
𝑆 = $�̅��̅� + 𝑎�̅� + 𝑎𝑏 = $�̅��̅� + 𝑎(�̅� + 𝑏) = $�̅��̅� + 𝑎 = $�̅� + 𝑎
Autre exemple : 𝐿 = 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎�̅�𝑐 Nous avons trouvé en utilisant la 1ère et la 2ème forme canonique 𝐿 = 𝑎(𝑏 + 𝑐)
𝐿 = 𝑎𝑐 + 𝑎𝑏 = 𝑎(𝑏 + 𝑐) Dans la pratique et dans certains cas, la table de vérité n’est pas complète car certaines combinaisons des entrées sont impossibles ou sans intérêt, ce qui implique, pour ces combinaisons
on utilise la notation ‘ –‘ ou Pour la simplification, ces indifférents seront mis à 1 ou 0 selon l’intérêt.
a bc 00 01 11 10
0 0 0 0 0
1 0 1 1 1
L
ab cd 00 01 11 10
00 1 0 1 -
01 - 0 - 1
11 - 1 1 1
10 1 0 - 1
1 – 11 Exercices
Exercice1 : Simplification algébrique :
A. Soit l’équation suivante :
𝐿 = 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎�̅�𝑐
➢ Simplifier cette équation à partir de la 1ère forme canonique.
➢ Simplifier cette équation à partir de la 2ème forme canonique.
B. Simplifier l’équation suivante en utilisant la distributivité du + par rapport au x.
𝐹 = (𝐴 + 𝐵 + 𝐶)(𝐴 + 𝐵 + 𝐶̅)(𝐴 + �̅� + 𝐶̅)(�̅� + �̅� + 𝐶̅)(�̅� + 𝐵 + 𝐶̅)
C. Simplifier les équations suivantes sans l’utilisation des tableaux de KARNAUGH :
1. 𝐹1 = 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐 + �̅�𝑐 + 𝑎�̅�𝑐 + �̅�𝑐
2. 𝐹2 = �̅�𝑑 + 𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑑 + �̅�𝑏𝑐̅�̅�
Exercice2 : Simplification graphique :
A. A l’aide des tableaux de KARNAUGH, simplifier les équations suivantes :
1. 𝐿1 = 𝑎𝑏𝑑 + 𝑎𝑏𝑐̅ + 𝑏𝑐̅�̅� + �̅�𝑏𝑑
2. 𝐿2 = 𝑎𝑏 + 𝑎𝑐 + �̅�𝑐 + �̅�𝑐̅
3. 𝐿3 = 𝑎𝑏𝑐 + �̅�𝑏𝑐 + �̅�𝑏𝑐̅
4. 𝐿4 = �̅��̅�𝑐̅�̅� + �̅��̅�𝑐�̅� + 𝑎�̅�𝑐�̅� + 𝑎𝑏𝑐�̅� + 𝑎�̅�𝑐̅�̅� + �̅�𝑏c�̅�
B. Donner les équations logiques simplifiées à partir des tableaux de Karnaugh suivant :
Exercice3 : Utilisation des portes NAND et NOR
1. Réaliser la fonction 𝐻1 = �̅� + �̅�̅̅ ̅̅ ̅̅ ̅ + 𝑐̅𝑑 à l’aide de portes NAND exclusivement.
2. Réaliser la fonction 𝐻2 = (𝑎 + 𝑏)̅̅ ̅̅ ̅̅ ̅̅ ̅̅ 𝑐̅ + 𝑏𝑐̅𝑑̅̅ ̅̅ ̅ à l’aide de portes NOR exclusivement.
ab cd 00 01 11 10
00 0 0 0 1
01 0 1 1 1
11 0 1 1 0
10 0 0 0 0
ab cd 00 01 11 10
00 1 0 0 0
01 1 0 1 0
11 1 0 0 1
10 1 0 0 0
ab cd 00 01 11 10
00 1 0 1
01 1 0 1
11 10 1 1 1 1
𝐻1 𝐻2 𝐻3
Exercice4 :
Considérons la fonction booléenne suivante :
𝑉 = (𝑎 + 𝑏) + �̅�𝑐̅𝑑̅̅ ̅̅ ̅
1. Représenter la fonction 𝑉 par un tableau de Karnaugh
2. Simplifier l’expression à l’aide de ce tableau (on obtient une forme canonique en somme,
proche de la première forme canonique)
3. Donner l’expression de �̅� en prenant les groupements des cases contenant des 0 dans ce
tableau
4. Complémenter l’expression de �̅� (pour retrouver l’équation de 𝑉) en appliquant les
théorèmes de Morgan (On obtient une forme canonique en produit, proche de la deuxième
forme canonique).
5. Donnez le schéma de 𝑉 en LADDER
6. A partir des forme canonique en somme et en produit, et en utilisant les propriétés de
transformation, donner les logigrammes en utilisant exclusivement des portes NAND pour
l’un et NOR pour l’autre.
2 – Circuits combinatoires
2 – 1 Définition : Un circuit logique combinatoire est un dispositif établissant une relation causale entre les états binaires de ses grandeurs d'entrée, et ceux de ses sorties, c'est-à-dire les valeurs de sortie dépendent uniquement des valeurs des variables d’entrées et ne dépendent pas des états antérieurs de la fonction (pas de mémorisation).
2 – 2 Circuits opérateurs
2 – 2 – 1 Comparateur
Le comparateur est un circuit fort utile permettant de comparer 2 mots binaires non signés. La sortie
est un code désignant lequel des deux est le plus grand. En général, le résultat de la comparaison est
fourni sur 3 sorties 𝑆>, 𝑆= 𝑒𝑡 𝑆< .
➢ 𝑆𝑖 𝐴 > 𝐵 𝑎𝑙𝑜𝑟𝑠 𝑆> = 1, 𝑆= = 0 𝑒𝑡 𝑆< = 0 ;
➢ 𝑆𝑖 𝐴 = 𝐵 𝑎𝑙𝑜𝑟𝑠 𝑆> = 0, 𝑆= = 1 𝑒𝑡 𝑆< = 0 ;
➢ 𝑆𝑖 𝐴 < 𝐵 𝑎𝑙𝑜𝑟𝑠 𝑆> = 0, 𝑆= = 0 𝑒𝑡 𝑆< = 1 ;
2 – 2 – 1– 1 Comparateur de deux nombres de 1 bit
2 – 2 – 1– 2 Comparateur de deux mots de N bit
Le principe consiste à comparer d’abord les bits les plus significatifs (Most Significant Bit ou MSB) .
S’ils sont différents, il est inutile de continuer la comparaison. Par contre s’ils sont égaux, il faut
comparer les bits de poids immédiatement inférieur et ainsi de suite.
1 0 0 1 1 1 1 0 1 0 0 1 0 1 0 0
Organigramme d’un comparateur de deux mots codés sur deux bits. A (A1 A0) et B (B1 B0) :
A<B A=B A>B A<B A>B
OUI
NON
NON
A0 >B0
OUI
A0=B0
A1=B1
A1>B1
NON
OUI
NON
La fonction de comparaison de N bits peut-être alors décomposée en plusieurs comparateurs 1 bits.
Table de vérité :
𝑆>𝑛 𝑆=
𝑛 𝑆<𝑛 𝐴𝑛−1 𝐵𝑛−1 𝑆>
𝑛−1 𝑆=𝑛−1 𝑆<
𝑛−1
1 0 0 X X 1 0 0
0 1 0 0 0 0 1 0
0 1 0 0 1 0 0 1
0 1 0 1 0 1 0 0
0 1 0 1 1 0 1 0
0 0 1 X X 0 0 1
A partir de la table de vérité, on déduit l'équation des sorties 𝑆>𝑛−1, 𝑆=
𝑛−1, 𝑆<𝑛−1 :
𝑆>𝑛−1 = 𝑆>
𝑛 + 𝑆=𝑛 𝐴 �̅� ;
𝑆<𝑛−1 = 𝑆<
𝑛 + 𝑆=𝑛 �̅� 𝐵 ;
𝑆=𝑛−1 = 𝑆=
𝑛 (𝐴𝐵)̅̅ ̅̅ ̅̅ ̅̅ ̅ ;
0 1 0
COMPARATEUR
1 BIT
COMPARATEUR
1 BIT
𝐴𝑛 𝑆>𝑛
𝑆=𝑛
0 𝑆=𝑛
𝐵𝑛 𝑆<𝑛
1 𝐵𝑛
𝑆<𝑛
𝐴𝑛−1 𝑆>𝑛−1
𝑆=𝑛−1
1-1.1.1.1.1.1 𝑆=
𝐵𝑛−1 𝑆<𝑛−1
2 𝐵𝑛−1
𝑆<
𝐴0 𝑆>
𝑆=
𝐵0 𝑆<
COMPARATEUR
1 BIT
Exemple d’un comparateur de deux mots codés sur 3 bits
Exemple : Comparateur 4 bits (74HC85)
Numéro du PIN Symbole Fonction
2 A < B Input A < B Entrée d’extension
3 A = B Input A = B Entrée d’extension
4 A > B Input A > B Entrée d’extension
5 A < B Output $𝑆>
6 A = B Output $𝑆=
7 A > B Output $𝑆<
8 Ground Terre
9, 11, 14, 1 B0 à B3 Mot B
10, 12, 13, 15 A0 à A3 Mot A
16 VCC Tension d’alimentation positive
Pour étendre la comparaison à des mots de plus de 4 bits, en effectue un montage en cascade en
utilisant les pins d’extension (A < B Input, A = B Input, A > B Input). Dans cette solution, on monte en
cascade deux ou plusieurs comparateurs de 4 bits.
Exemple : Comparateur 8 bits (deux 74HC85 en cascade)
𝐴 𝐴7 𝐴6 𝐴5 𝐴4 𝐴3 𝐴2 𝐴1 𝐴0 𝐵 𝐵7 𝐵6 𝐵5 𝐵4 𝐵3 𝐵2 𝐵1 𝐵0
a
2 – 2 – 2 Additionneur
𝑆>
𝑆=
𝑆<
2 – 2 – 2 – 1 Demi-additionneur
Table de vérité :
a B S R
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Circuit logique :
Remarque : Cet additionneur est incomplet. En effet il ne tient pas compte d'une éventuelle retenue
provenant de l'addition des 2 bits de poids précédent. Nous allons donc voir le fonctionnement d'un
additionneur cette fois-ci complet.
𝑎
𝑏
𝑆
𝑅
HALF
ADDER
Somme
Retenue
On s'aperçoit que la table de vérité de :
➢ “Somme :” correspond à l'opérateur OU EXCLUSIF
𝑆 = 𝑎 𝑏
➢ “Retenue :” correspond à l'opérateur ET.
𝑅 = 𝑎𝑏
a b
R
S
2 – 2 – 2 –2 Additionneur complet
Comme en décimal, nous devons donc tenir compte d'une éventuelle retenue (carry). Exemple: (additionneur de deux nombre codés sur 3 bits)
𝑎2 𝑎1 𝑎0
𝑏2 𝑏1 𝑏0
𝑆2 𝑆1 𝑆0
𝑟2 𝑟1 𝑟0
L'addition des deux bits de plus bas poids (LSB : Least Significant Bit) 𝑎0 et 𝑏0, donne un résultat partiel 𝑆0 et une retenue 𝑟0. On forme ensuite la somme des deux bits 𝑎1 et 𝑏1 et de la retenue 𝑟0. Nous obtenons un résultat 𝑆1 partiel et une retenue 𝑟1. Et ainsi de suite, nous
obtenons un résultat sur trois bits S et une retenue 𝑟2.
Table de vérité et équations:
𝑹𝒊−𝟏 𝒂𝒊 𝒃𝒊 𝑺𝒊 𝑹𝒊
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Nombre A
Nombre B
Somme
Retenues
𝑎𝑖
𝑅𝑖−1
𝑆𝑖
𝑅𝑖
FULL
ADDER
Somme
Retenue
𝑏𝑖
Retenue précédente
𝑆𝑖 = $𝑎�̅�𝑏�̅�𝑅𝑖−1 + 𝑎�̅�𝑏𝑖𝑅𝑖−1̅̅ ̅̅ ̅̅ + 𝑎𝑖𝑏�̅�𝑅𝑖−1̅̅ ̅̅ ̅̅ + 𝑎𝑖𝑏𝑖𝑅𝑖−1 = $𝑅𝑖−1(𝑎�̅�𝑏�̅� + 𝑎𝑖𝑏𝑖) + 𝑅𝑖−1̅̅ ̅̅ ̅̅ (𝑎�̅�𝑏𝑖 + 𝑎𝑖𝑏�̅�)
= $𝑅𝑖−1(𝑎𝑖 𝑏𝑖̅̅ ̅̅ ̅̅ ̅̅ ) + 𝑅𝑖−1̅̅ ̅̅ ̅̅ (𝑎𝑖 𝑏𝑖) = $𝑎𝑖 𝑏𝑖 𝑅𝑖−1
𝑅𝑖 = $𝑎𝑖𝑏𝑖 + 𝑎𝑖𝑅𝑖−1 + 𝑏𝑖𝑅𝑖−1
𝑎𝑖𝑏𝑖 𝑅𝑖−1
00 01 11 10
0 0 1 0 1
1 1 0 1 0
𝑆𝑖
𝑎𝑖𝑏𝑖 𝑅𝑖−1
00 01 11 10
0 0 0 1 0
1 0 1 1 1
𝑅𝑖
Schéma logique :
Il est possible de fabriquer un additionneur complet en combinant des demi-additionneurs comme présenté sur la figure suivante. En pratique pour minimiser le nombre de composants, ou de portes dans un circuit intégré, un tel additionneur est réalisé directement. Exemple :
𝑎1 𝑎0
𝑏1 𝑏0
𝑆1 𝑆0
𝑟1 𝑟0
𝑅𝑖
𝑆𝑖
𝑅𝑖−1 𝑏𝑖 𝑎𝑖
HALF
ADDER
HALF
ADDER
HALF
ADDER
𝑎1
𝑏1
𝑎0
𝑏0
𝑟1′
𝑟0
𝑆0
𝑆1
𝑟1
𝑠1′
𝑟1′′
Démonstration :
Il faut montrer que 𝑟1 = 𝑎1𝑏1 + 𝑎1𝑟0 + 𝑏1𝑟0 et 𝑆1 = 𝑎1 𝑏1 𝑟0
D’après le logigramme on a :
𝑟1 = $𝑟1′ + 𝑟1
′′ 𝑆1 = $𝑠1′ r0
= $𝑎1𝑏1 + 𝑠1′𝑟0 = $𝑎1 𝑏1 𝑟0
= $𝑎1𝑏1 + (𝑎1 𝑏1)𝑟0 = $𝑎1𝑏1 + 𝑎1b1̅̅ ̅𝑟0 + 𝑎1̅̅ ̅𝑏1𝑟0
= $𝑎1(𝑏1 + b1̅̅ ̅𝑟0) + 𝑎1̅̅ ̅𝑏1𝑟0
= $𝑎1(𝑏1 + 𝑟0) + 𝑎1̅̅ ̅𝑏1𝑟0 = $𝑎1𝑏1 + 𝑎1𝑟0 + 𝑎1̅̅ ̅𝑏1𝑟0 = $𝑏1(𝑎1 + 𝑎1̅̅ ̅𝑟0) + 𝑎1𝑟0 = $𝑏1(𝑎1 + 𝑟0) + 𝑎1𝑟0 = $𝑎1𝑏1 + 𝑎1𝑟0 + 𝑏1𝑟0
2 – 2 – 2 – 3 Additionneur 74LS83
SN54/74LS83A
4-BIT BINARY FULL ADDER
WITH FAST CARRY
LOW POWER SCHOTTKY
4-BIT BINARY FULL ADDER WITH FAST CARRY
The SN54 / 74LS83A is a high-speed 4-Bit binary Full Adder with internal
carry lookahead. It accepts two 4-bit binary words (A1 – A4, B1 – B4) and a
Carry Input (C0). It generates the binary Sum outputs 1 – 4) and the Carry
Output (C4) from the most significant bit. The LS83A operates with either
active HIGH or active LOW operands (positive or negative logic). The
SN54 / 74LS283 is recommended for new designs since it is identical in
function with this device and features standard corner power pins.
B4 4 C4 C0 GND B1 A1 1 16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
A4 3 A3 B3 VCC 2 B2 A2
NOTE: The Flatpak version has the same pinouts (Connection
Diagram) as the Dual In-Line
Package.
CONNECTION DIAGRAM DIP (TOP VIEW)
J SUFFIX
CERAMIC
CASE 620-09
N SUFFIX PLASTIC
CASE 648-08
D SUFFIX SOIC
CASE 751B-03
ORDERING INFORMATION
SN54LSXXJ Ceramic
SN74LSXXN Plastic
SN74LSXXD SOIC
16
1
16
1
16
1
0 A1 – A4 B1 – B4 C0
1 – 4 C4
Operand A Inputs
Operand B Inputs
Carry Input
Sum Outputs (Note b)
Carry Output (Note b)
PIN NAMES
B1 A2 B2 A3 B3 A4 B4
C0 C4
12 34 C4
10 11 8 7 3 4 1 16
9 6 2 15 14
13 14
LOGIC SYMBOL
C0 A1 B1 A2 B2 A3 B3 A4 B4 13 10 11 8 7 3 4 1 16
VCC = PIN 5
GND = PIN 12
= PIN NUMBERS
LOGIC DIAGRAM
C1 C2 C3
9 6 2 15 14
1 2 3 4 C4
2 – 2 – 3 Soustracteur
2 – 2 – 3 – 1 Demi-soustracteur
Le demi-soustracteur est défini par la table de vérité suivante (le bit Bi est retranché au bit Ai) :
Table de vérité :
a B S R
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
Circuit logique :
2 – 2 – 3 – 2 soustracteur binaire complet
Pour obtenir un soustracteur binaire complet il faut prendre en compte l’éventuelle retenue précédente 𝑅𝐼−1. La table de vérité est :
𝑹𝒊−𝟏 𝒂𝒊 𝒃𝒊 𝑺𝒊 𝑹𝒊
0 0 0 0 0
0 0 1 1 1
0 1 0 1 0
0 1 1 0 0
1 0 0 1 1
1 0 1 0 1
1 1 0 0 0
1 1 1 1 1
On s'aperçoit que la table de vérité de :
➢ “Soustraction :” correspond à l'opérateur OU EXCLUSIF
𝑆 = 𝑎 𝑏
➢ “Retenue :” correspond à l'opérateur ET.
𝑅 = �̅�𝑏
𝑏 𝑎
S
R
R
𝑎𝑖𝑏𝑖 𝑅𝑖−1
00 01 11 10
0 0 1 0 1
1 1 0 1 0
𝑆𝑖
𝑆𝑖 = $𝑎�̅�𝑏�̅�𝑅𝑖−1 + 𝑎�̅�𝑏𝑖𝑅𝑖−1̅̅ ̅̅ ̅̅ + 𝑎𝑖𝑏�̅�𝑅𝑖−1̅̅ ̅̅ ̅̅ + 𝑎𝑖𝑏𝑖𝑅𝑖−1 = $𝑅𝑖−1(𝑎�̅�𝑏�̅� + 𝑎𝑖𝑏𝑖) + 𝑅𝑖−1̅̅ ̅̅ ̅̅ (𝑎�̅�𝑏𝑖 + 𝑎𝑖𝑏�̅�)
= $𝑅𝑖−1(𝑎𝑖 𝑏𝑖̅̅ ̅̅ ̅̅ ̅̅ ) + 𝑅𝑖−1̅̅ ̅̅ ̅̅ (𝑎𝑖 𝑏𝑖) = $𝑎𝑖 𝑏𝑖 𝑅𝑖−1
𝑎𝑖𝑏𝑖 𝑅𝑖−1
00 01 11 10
0 0 1 0 0
1 1 1 1 0
𝑅𝑖
𝑅𝑖 = $𝑎�̅�𝑏𝑖 + 𝑎�̅�𝑅𝑖−1 + 𝑏𝑖𝑅𝑖−1
Un soustracteur binaire complet peut être réalisé avec deux demi-soustracteurs :
𝑅𝑖
𝑆𝑖
𝑅𝑖−1 𝑏𝑖 𝑎𝑖
𝑎𝑖𝑏𝑖 𝑅𝑖−1
00 01 11 10
0 0 1 0 0
1 1 1 1 0
𝑅𝑖
𝑎𝑖𝑏𝑖 𝑅𝑖−1
00 01 11 10
0 0 1 0 1
1 1 0 1 0
𝑆𝑖
𝑆𝑖 = $𝑎�̅�𝑏�̅�𝑅𝑖−1 + 𝑎�̅�𝑏𝑖𝑅𝑖−1̅̅ ̅̅ ̅̅ + 𝑎𝑖𝑏�̅�𝑅𝑖−1̅̅ ̅̅ ̅̅ + 𝑎𝑖𝑏𝑖𝑅𝑖−1 = $𝑅𝑖−1(𝑎�̅�𝑏�̅� + 𝑎𝑖𝑏𝑖) + 𝑅𝑖−1̅̅ ̅̅ ̅̅ (𝑎�̅�𝑏𝑖 + 𝑎𝑖𝑏�̅�)
= $𝑅𝑖−1(𝑎𝑖 𝑏𝑖̅̅ ̅̅ ̅̅ ̅̅ ) + 𝑅𝑖−1̅̅ ̅̅ ̅̅ (𝑎𝑖 𝑏𝑖) = $𝑎𝑖 𝑏𝑖 𝑅𝑖−1
𝑅𝑖 = $𝑎�̅�𝑏𝑖 + 𝑎�̅�𝑏�̅�𝑅𝑖−1 + 𝑎𝑖𝑏𝑖𝑅𝑖−1
= 𝑎�̅�𝑏𝑖 + (𝑎𝑖 𝑏𝑖̅̅ ̅̅ ̅̅ ̅̅ ̅)𝑅𝑖−1
𝑅𝑖
𝑆𝑖 𝑅𝑖−1 𝑏𝑖 𝑎𝑖
HS
𝑎𝑖 𝑏𝑖
𝑎�̅�𝑏𝑖 HS
2 – 3 Multiplexeur/ Démultiplexeur
2 – 3 – 1 Multiplexeur
Un multiplexeur ou sélecteur de données (Data selector) est un commutateur qui va pouvoir, à l’aide
de n bits d’adresse, sélectionner une de ses 2n entrées et la mettre en communication avec sa sortie.
Exemple: Multiplexeur 4 bits Schéma bloc Table de vérité :
A1 A2 E1 E2 E3 E4 S
0 0 0
X X X 0
1 1
0 1 X 0
X X 0
1 1
1 0 X X 0
X 0
1 1
1 1 X X X 0 0
1 1
Equation :
E1 E2
E3 E4
E2n
E2n-1
S
A1 A2 An
…. …. ….
…. …
.
𝑆 = 𝐴1 ̅̅ ̅̅ 𝐴2 ̅̅ ̅̅ 𝐸1 + 𝐴1 ̅̅ ̅̅ 𝐴2𝐸2 + 𝐴1 𝐴2 ̅̅ ̅̅ 𝐸3 + 𝐴1𝐴2𝐸4
S
E1 E2
E3 E4
A1 A2
Schéma logique : Exemple d’utilisation d’un multiplexeur : Génération d’une fonction combinatoire : Soit la fonction S définie par le tableau de Karnaugh suivant:
Pour réaliser la fonction S, on utilise un multiplexeur à 8 entrées. Les variables a,b,c sont appliquées
aux entrées d'adressage. A partir du tableau de Karnaugh, on affecte dans chaque entrée du
multiplexeur la valeur de la fonction correspondante à son adresse.
𝐴1 𝐴2
𝐸1
𝐸2
𝐸3
𝐸4
S
𝑏𝑐 a
00 01 11 10
0 0 1 0 0
1 1 0 1 1
𝑠
E1
E2
E3
E4 S
a b c
E5
E6
E7
E8
1 0
2 – 3 – 2 Démultiplexeur
Un démultiplexeur ou répartiteur de données est un commutateur qui va pouvoir, à l’aide de n bits
d’adresse, aiguiller la donnée présente sur son entrée vers l’une de ses 2n sorties.
Exemple: Démultiplexeur 4 bits
Equations :
S1 S2
S3 S4
S2n
S2n-1
E
A1 A2 An
…. …. ….
…. …
.
S1 S2
S3 S4
E
A1 A2
Table de vérité :
A1 A2 E S1 S2 S3 S4
0 0 0 0
0 0 0 1 1
0 1 0
0 0
0 0 1 1
1 0 0
0 0 0
0 1 1
1 1 0
0 0 0 0
1 1
𝑆1 = 𝐴1 ̅̅ ̅̅ 𝐴2 ̅̅ ̅̅ 𝐸
𝑆2 = 𝐴1 ̅̅ ̅̅ 𝐴2𝐸
𝑆3 = 𝐴1𝐴2 ̅̅ ̅̅ 𝐸
𝑆4 = 𝐴1𝐴2𝐸
Schéma logique :
2 – 4 Codeurs / Décodeurs / Transcodeurs
Les circuits combinatoires de transcodage (appelés aussi convertisseurs de code), se répartissent en 3 catégories :
▪ Codeur ; ▪ Décodeur ; ▪ Transcodeur ;
Tous ces circuits logiques transforment une information présente à leurs entrées sous une forme donnée (code 1) en la même information présente à leurs sorties sous une forme différente (code 2).
2 – 4 – 1 Codeurs
Un codeur est un circuit combinatoire codant en sortie l’indice de son entrée active (= "à 1", en
logique positive). La condition de fonctionnement d’un codeur est qu’il faut qu’une seule et une
seule entrée active en même temps. Pour n sorties, il peut posséder 2n entrées.
Exemple : Codeur 4 entrées et 2 sorties :
Schéma bloc :
𝐴1 𝐴2 𝐸
𝑆2
𝑆1
𝑆3
𝑆4
E0 E1
E2
E3
4 2
A B
Table de vérité :
N E3 E2 E1 E0 A B
0 0 0 0 1 0 0
1 0 0 1 0 0 1
2 0 1 0 0 1 0
3 1 0 0 0 1 1
Pour réaliser le circuit physique, il est nécessaire de déterminer les équations de chacune des sorties.
On voit bien quelle est la simplification apportée par le tableau de Karnaugh : la sortie A est la
somme des 2 entrées actives pour lesquelles elle vaut 1. On peut donc déterminer directement la
fonction à partir de la table de vérité, et ceci quel que soit le nombre d’entrées.
Exemple : Codeur 10 entrées et 4 sorties : 23 ≤ 10 ≤ 24
Schéma bloc :
E0 E1
E2
E3
E9
E8
…. …
.
10 4
A B
C
D
𝐴
E3E2
E1E0
00 01 11 10
00 0 0
01 1 11 10 1
00 01 11 10
00 0 1
01 0 11 10 1
𝐵
E3E2
E1E0
A = E2 + E3 B = E1 + E3
Table de vérité :
N E9 E8 E7 E6 E5 E4 E3 E2 E1 E0 A B C D
0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 0 0 1 0 0 0 0 1
2 0 0 0 0 0 0 0 1 0 0 0 0 1 0
3 0 0 0 0 0 0 1 0 0 0 0 0 1 1
4 0 0 0 0 0 1 0 0 0 0 0 1 0 0
5 0 0 0 0 1 0 0 0 0 0 0 1 0 1
6 0 0 0 1 0 0 0 0 0 0 0 1 1 0
7 0 0 1 0 0 0 0 0 0 0 0 1 1 1
8 0 1 0 0 0 0 0 0 0 0 1 0 0 0
9 1 0 0 0 0 0 0 0 0 0 1 0 0 1
Sachant qu’on n’aura jamais le cas où 2 entrées sont à 1 en même temps, on peut donc déterminer
directement la fonction des différentEs sorties à partir de la table de vérité. Ainsi, dans le cas de 10
entrées, on peut déterminer directement :
A = E8 + E9;
B = E4 + E5 + E6 + E7;
C = E2 + E3 + E6 + E7;
D = E1 + E3 + E5 + E7 + E9;
2 – 4 – 2 Décodeurs
Le décodeur binaire réalise la fonction inverse de celle du codeur. Il possède n entrées et 2n sorties.
On peut considérer que ce circuit code en décimal (chacune des sorties étant associée à un chiffre
décimal différent) l’entrée codée en binaire.
Exemple : Décodeur 4 entrées et 10 sorties : 23 ≤ 10 ≤ 24
Schéma bloc :
S2
S0 S1
S3
S9
S8
…. …
.
4 10
C
A B
D
Par exemple, quand on a DCBA = 0011, la sortie d’indice 3 (S3) sera activée.
Table de vérité :
A B C D N S9 S8 S7 S6 S5 S4 S3 S2 S1 S0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 1 1 0 0 0 0 0 0 0 0 1 0
0 0 1 0 2 0 0 0 0 0 0 0 1 0 0
0 0 1 1 3 0 0 0 0 0 0 1 0 0 0
0 1 0 0 4 0 0 0 0 0 1 0 0 0 0
0 1 0 1 5 0 0 0 0 1 0 0 0 0 0
0 1 1 0 6 0 0 0 1 0 0 0 0 0 0
0 1 1 1 7 0 0 1 0 0 0 0 0 0 0
1 0 0 0 8 0 1 0 0 0 0 0 0 0 0
1 0 0 1 9 1 0 0 0 0 0 0 0 0 0
On obtient les fonctions suivantes S0, …S9 directement de la table de vérité sous forme de produit :
𝑆1 = �̅� �̅� 𝐶̅ �̅�; 𝑆2 = �̅� �̅� 𝐶̅ 𝐷; 𝑆3 = �̅� �̅� 𝐶 �̅�; 𝑒𝑡𝑐
Exemple d’utilisation d’un décodeur :
L’utilisation d’un décodeur constitue une autre manière de réaliser une fonction logique. En effet, au lieu de réaliser les fonctions logiques en utilisant les portes logiques élémentaires, on peut utiliser un décodeur. Voici un exemple ; On cherche à réaliser la fonction f (A, B, C) = Σ (3, 5, 6, 7) avec un décodeur et une porte logique. On remplit la table de vérité de manière adéquate :
A B C N S7 S6 S5 S4 S3 S2 S1 S0 F(A ,B,C)
0 0 0 0 0 0 0 0 0 0 0 1 0
0 0 1 1 0 0 0 0 0 0 1 0 0
0 1 0 2 0 0 0 0 0 1 0 0 0
0 1 1 3 0 0 0 0 1 0 0 0 1
1 0 0 4 0 0 0 1 0 0 0 0 0
1 0 1 5 0 0 1 0 0 0 0 0 1
1 1 0 6 0 1 0 0 0 0 0 0 1
1 1 1 7 1 0 0 0 0 0 0 0 1
On en déduit alors l’expression de f, de la même manière :
f(A,B,C) = S3 + S5 + S6 + S7
2 – 4 – 3 Transcodeurs
Un transcodeur est un circuit logique combinatoire qui détermine à partir des données logiques leurs équivalents dans un autre code. Autrement dit, un opérateur de transcodage est un circuit transformant une information présente en entrée sous une forme donnée (code 1) en la même information en sortie mais sous une autre forme (code 2).
Exemple 1 : Transcodeur binaire naturel - binaire réfléchie
Un Transcodeur binaire naturel - binaire réfléchie est un transcodeur permettant de convertir un
nombre codé en binaire naturel sur 4 bits vers le système de numération binaire réfléchi (appelé
aussi code Gray). Notre transcodeur possède 3 entrées (A, B et C) et 3 sorties (X, Y et Z) .
Voici la table de vérité du transcodeur, où A et X sont les bits de poids fort :
C
A B
D
S2
S0 S1
S3
S6
S4 S5
S7
≥ 1 f(A,B,C)
S2
S0 S1
S3
S6
S4 S5
S7
E2
E0
E1
E3
E4
A B C X Y Z
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 1 1
0 1 1 0 1 0
1 0 0 1 1 0
1 0 1 1 1 1
1 1 0 1 0 1
1 1 1 1 0 0
En utilisant les tableaux de Karnaugh, on peut déterminer l’équation de chacune des sorties:
X = A ;
Y =A B ;
Z = B C ;
Exemple 2 : Transcodeur DCB-7 segments
Un transcodeur DCB-7 segments permet d’afficher sur un afficheur à 7 segments la valeur décimale
(de 0 à 9) correspondante à la valeur binaire présentée en entrée (pour les valeurs supérieures à 9
l’afficheur sera complètement éteint). C’est pourquoi on parle de Décimal Codé en Binaire (DCB, BCD
en anglais). Un afficheur 7 segments est composé de 7 LEDs (Light Emitting Diode, ou DEL en français
pour Diode Emettrice de Lumière).
Un exemple d’utilisation d’un Transcodeur DCB-7 segments est l’afficheur qui affiche la somme
d’argent entrée dans un distributeur de boissons.
S2
S0
S1
S3
S6
S4
S5
E2
E0
E1
E3
1
1
0
0
S0
S1
S2
S6 S3
S4
S5
Table de vérité :
Pour chaque ligne de la table de vérité, on place des 1 dans une colonne lorsque l’on souhaite que le
segment correspondant soit allumé pour l’entrée codée dans cette ligne. La table de vérité
correspondante comporte donc 4 entrées et 7 sorties :
E3 E2 E1 E0 N S0 S1 S2 S3 S4 S5 S6
0 0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 1 0 1 1 0 0 0 0
0 0 1 0 2 1 1 0 1 1 0 1
0 0 1 1 3 1 1 1 1 0 0 1
0 1 0 0 4 0 1 1 0 0 1 1
0 1 0 1 5 1 0 1 1 0 1 1
0 1 1 0 6 1 0 1 1 1 1 1
0 1 1 1 7 1 1 1 0 0 0 0
1 0 0 0 8 1 1 1 1 1 1 1
1 0 0 1 9 1 1 1 1 0 1 1
1 0 1 0 10 0 0 0 0 0 0 0
1 0 1 1 11 0 0 0 0 0 0 0
1 1 0 0 12 0 0 0 0 0 0 0
1 1 0 1 13 0 0 0 0 0 0 0
1 1 1 0 14 0 0 0 0 0 0 0
1 1 1 1 15 0 0 0 0 0 0 0
Une fois la table de vérité déterminée, il reste à simplifier les équations des 7 segments. On peut
utiliser pour cela des tableaux de Karnaugh. On montre alors que les équations correspondantes à
chacune des LED sont données par les fonctions logiques suivantes:
𝑆0 = �̅�3𝐸1 + �̅�3𝐸2𝐸0 + 𝐸3�̅�2�̅�1 + �̅�2�̅�1�̅�0
𝑆1 = �̅�3�̅�2 + �̅�3�̅�1�̅�0 + �̅�3𝐸1𝐸0 + �̅�2�̅�1
𝑆2 = �̅�3�̅�1 + �̅�3𝐸0 + �̅�3𝐸2 + �̅�2�̅�1
𝑆3 = �̅�3𝐸1�̅�0 + �̅�3�̅�2 𝐸1 + 𝐸3�̅�2�̅�1 + �̅�2�̅�1�̅�0 + �̅�3𝐸2�̅�1𝐸0
𝑆4 = �̅�3𝐸1�̅�0 + �̅�2�̅�1�̅�0
𝑆5 = �̅�3𝐸2𝐸1�̅�0 + 𝐸3�̅�2�̅�1 + �̅�3𝐸2�̅�1 + �̅�3�̅�1�̅�0
𝑆6 = �̅�3𝐸1�̅�0 + 𝐸3�̅�2�̅�1 + �̅�3𝐸2�̅�1 + �̅�3�̅�2 𝐸1
2 – 5 Exercices
Exercice 1 :
On désire réaliser un circuit qui multiplie un nombre binaire par 2. Le nombre binaire à l’entrée est
sur 3 bits : X=x2x1x0, le nombre sur la sortie est sur 4 bits : Y=y3y2y1y0. Les bits x0 et y0 étant les LSB.
1. Donner la table de vérité de ce circuit 2. En déduire l'équation simplifiée de chaque sortie
Exercice 2 :
Réaliser un soustracteur binaire complet avec un demi-additionneur et un demi-soustracteur
et une porte OU.
Exercice 3 :
Un navire, destiné au transport d'éléments liquides, comporte dans sa cale trois soutes S1, S2, S3
(voir dessin en coupe transversale ci-dessous).
Le voyant (AC) s'allume quand "l'assiette est correcte", c'est-à-dire quand les charges sont bien
réparties. Le voyant AC s'allume pour les cas suivants:
• Soutes 1 et 3 vides, soute 2 remplie;
• Soutes 1 et 3 remplies, soute 2 vide;
• Soutes 1, 2 et 3 remplies;
• Soutes 1, 2 et 3 vides.
Réaliser le circuit qui contrôle la répartition des charges dans les trois soutes.
x2
x1
y3
y2
x0
y1
y0
Exercice 4 :
3 boutons (e, c et m) commandent 3 électrovannes branchées à 3 cuves contenant des liquides (eau,
cassis, menthe).
Le distributeur permet d'obtenir 3 boissons :
E : eau
C : cassis
M : menthe
Si l'on veut un mélange, on appuie sur 2 boutons simultanément, e et c pour une boisson cassis ou e
et m pour une boisson à la menthe et on introduit une pièce (p).
Tous les autres mélanges sont interdits.
L'eau est gratuite.
Pour toute fausse manœuvre (mélange interdit ou eau seule) la pièce est restituée.
P: pièce restituée
Donner la table de vérité liant E, C, M et P à e, c, m et p.
Simplifier ces fonctions à l’aide de tableaux de karnaugh
Dessiner le circuit combinatoire de cette machine
Exercice 5
On dispose de 4 critères pour déterminer si une brique est bonne ou non :
le poids P
la longueur L
la largeur l
la hauteur H
En fonction de ces critères, les briques sont rangées suivant 3 catégories :
A- poids et au moins deux dimensions correctes.
B- seul le poids est incorrect, ou le poids est correct et une dimension est correcte au
maximum.
C- Le poids est incorrect et 2 dimensions sont correctes au maximum.
Déterminer en fonction des 4 critères qui définissent une brique, dans quelle catégorie vont-elles se
ranger.
Remarque :
Un 0 signifie que le critère n’est pas bon, un 1 signifie que la cote est bonne.
L=0 largeur hors norme, l=1 largeur bonne.
Exercice 6
Une société propose postes d’emploi. Un grand nombre de candidats se présentent. Pour évaluer les
compétences des candidats, chacun doit passer 4 tests. Les notes affectées à chaque test sont :
Test Note
Test 1 3
Test 2 5
Test 3 8
Test 4 4
Un test peut être soit réussi, dans ce cas, le candidat reçoit la totalité de la note accordée, soit non
réussi, le candidat reçoit alors la note zéro pour ce test.
Un candidat est considéré valable lorsque le total de ses notes est supérieur ou égal à 10.
Devant le grand nombre de candidats et afin de faciliter la tâche de correction, cette société vous
demande de concevoir un système à 4 entrées T1, T2, T3 et T4 et une sortie V. Les entrées reçoivent
le résultat de chaque test (exemple : si le test 1 est réussi : T1 = 1, s’il est non réussi : T1 = 0). La sortie
doit alors indiquer si le candidat est valable (V=1) ou non valable (V=0).
Dresser la table de vérité de ce système.
Donner la fonction logique simplifiée à l’aide de la table de Karnaugh.
Réaliser la fonction logique avec des portes NAND.
Exercice 7
Quatre responsables (A; B; C; D) d’une société peuvent avoir accès à un coffre. Ils possèdent chacun
une clé différente (respectivement a, b, c et d). Le responsable A ne peut ouvrir le coffre qu’en
présence du responsable B ou C. Les responsables B, C et D ne peuvent ouvrir le coffre qu’en
présence d’au moins deux autres responsables.
1. Etablir la table de vérité de la variable de sortie S (ouverture du coffre).
2. Donner l’équation logique simplifiée de la serrure S en fonction des clés a, b, c et d.
3. Donner le circuit logique permettant de commander la serrure S ;
Exercice 8
L’objectif de cet exercice est de réaliser un dé électronique. La génération du nombre aléatoire ne
sera pas étudiée, on s’intéressera principalement au circuit d’affichage.
L’affichage est constitué de sept petites lampes (LED) notées : a,b,c,d,e,f,g (voir figure 1)
Le circuit étudié reçoit un nombre binaire et allume les LED correspondantes selon la figure 1
Donnez la table de vérité du circuit qui donne l’état des sorties pour toutes les valeurs possibles de X
En analysant les différentes combinaisons, trouvez les LEDS qui auront la même équation logique.
A l’aide de la table de Karnaugh, trouver l’équation simplifié de chaque LED. Donner le schéma
logique avec des portes de votre choix.
f
c
b
a
Figure 1 : Disposition des LED et les différentes combinaisons
e
g
d
X=6 X=5 X=4 X=3 X=2 X=1
g
…
b
a
x0
x1
x2
X
Figure 2 : Circuit étudié
Circuit étudié
3 – Circuits séquentiels
3 – 1 Définition
Les circuits séquentiels permettent la mise au point de systèmes dont le fonctionnement dépend non
seulement des valeurs des variables d’entrées, mais également des informations traitées
précédemment dans le cours de leur fonctionnement. On comprend alors qu’une forme de mémoire
est mise en œuvre, une mémoire permettant au circuit de se souvenir des évènements passés et de
traiter l’information plus adéquatement.
De plus, le comportement d’un tel système fait apparaître une succession d’états différents des
variables de sortie qui s’enchaînent séquentiellement dans un ordre précis.
Dans la pratique, tous les automatismes sont séquentiels et seules quelques portions de
fonctionnement sont purement combinatoires.
Des variables internes sont introduites pour coder l’état dans lequel se trouve le système. Ces
variables sont définies par le système lui-même, et non pas par l’extérieur. Il y a donc une sorte de
bouclage de la sortie vers l’entrée du système.
Exemple : L’ascenseur
Supposons qu’on est au deuxième étage d’un immeuble et on appuie sur le bouton APPEL
ASCENSEUR, L’ascenseur soit il va monter soit il va descendre pour atteindre le deuxième étage, cela
dépendra de sa position avant l’appel. On voit bien que c’est un système séquentiel car pour la
même entrée (Appui sur le bouton appel ascenseur), la sortie est différente (La montée ou la
descente de la cabine d’ascenseur). La sortie dépend alors de l’entrée et de l’état précédent du
système.
3 – 2 Systèmes séquentiels synchrones et asynchrones Deux type de systèmes séquentiels suivant les conditions de changement des variables de sortie
Asynchrone : L’état des sorties évoluent spontanément à la suite d’un changement de configuration
des variables d’entrée. Donc, le système aboutit à un état stable en passant par des états transitoires
(entrainant un temps entre deux états stables).
Entrées Sorties Circuit
Combinatoire
Mémoire
Synchrones : L’évolution des sorties est conditionnée par l’état d’une entrée spécifique du système
appelée « horloge » donc pas d’état transitoire au niveau des sorties.
3 – 3 Analyse et synthèse à partir d'un exemple – la méthode Huffman
La méthode d'Huffman est une méthode de synthèse des systèmes séquentiels qui oblige à faire une
étude complète du système à réaliser et fournit un moyen systématique de réalisation avec un
minimum de variables internes.
3 – 3 – 0 Etude par exemple
On considère le procédé suivant :
Si l'on appuie sur le bouton poussoir M lorsque le chariot est au repos en A. ce dernier quitte A,
arrive en B et revient en A où il s'arrête. (On s’interdit d’appuyer sur M quand le chariot est parti).
Nous retiendrons le principe du système rigoureux où une seule variable d’entrée change de valeur à
la fois.
3 – 3 – 1 Graphe de fluence
Le graphe de fluence représente tous les états stables du système et l’ordre chronologique dans
lequel on atteint chacun des états à partir des autres fonctions des variations des variables d’entrée.
Il s'agit bien d'un système séquentiel, les états 4 et 6 ont les mêmes entrées et des sorties
différentes.
3 – 3 – 2 Tableau d’état primitifs
C’est une représentation différente (sous forme de tableau) du graph de fluence.
Les colonnes de ce tableau correspondent aux combinaisons des variables d'entrée du système. Les
lignes correspondent aux différents états. Les valeurs des sorties sont associées à chaque état.
Les états entourés correspondent aux états stables du système. Les autres correspondent aux états
transitoires, c'est à dire au passage d'un état stable vers l'état stable suivant. Cette transition est
provoquée par la variation de l'entrée. L'évolution se fait toujours horizontalement puis
verticalement.
Toutes les combinaisons d’entrées sont à envisager.
Les traits (-) correspondent aux impossibilités d'évolution du système à partir de l'état stable de la
ligne.
3 – 3 – 3 Polygone de liaison
Les tableaux d'états obtenus jusqu'à maintenant ne comportent qu'un seul état stable par ligne.
Certains états pourront être distingués en utilisant les combinaisons des variables d'entrée.
Les états 1 et 2 sont compatibles: on fusionne les deux lignes:
Les états 1 et 2 seront distingués par la combinaison des variables d'entrée (0.0 pour l'état 1, 0.1
pour l'état 2). Les évolutions du système seront préservées. Chaque valeur de la sortie est indiquée
entre parenthèses.
Deux lignes peuvent être fusionnées si dans la même colonne on trouve
▪ un état stable i et un état transitoire i,
▪ des indifférences (-),
▪ un état (stable ou instable) et une indifférence.
Pour rechercher les états compatibles on établit le polygone des liaisons dans lequel chaque sommet
représente une ligne. Lorsque deux lignes sont fusionnables on les relie par un trait plein si les sorties
sont identiques, on les relie par un trait pointillé si les sorties sont différentes.
3 – 3 – 4 Moore vs Mealy
Deux choix sont possibles pour le fusionnement:
▪ fusionner des lignes pour lesquelles les variables de sortie sont identiques : on obtient alors
une machine de MOORE.
▪ fusionner des lignes pour lesquelles les variables de sortie sont différentes: on obtient alors
une machine de MEALY.
Pour l'exemple précédent : ▪ machine de MOORE
▪ machine de MEALY
Le nombre de lignes du tableau d'états réduit représente le nombre d'états internes nécessaire pour
mémoriser le passé du système (3 pour la machine de Moore, 2 pour la machine de Mealy).
Les états internes seront codés par des variables internes. Ce codage pourra être optimal si l'on
utilise le nombre minimum possible de variables internes (2 pour la machine de Moore, 1 pour la
machine de Mealy).
3 – 3 – 5 Equations des variables internes
Pour trouver l’équation de chaque variable interne on déduit son tableau de Karnaugh à partir du
tableau d’état réduit.
Quand on est dans un état stable, les variables internes ne changent pas :
L’état transitoire des variables internes doit être mis à la même valeur que son état stable
On a alors le tableau de Karnaugh suivant :
On peut déduire l’équation de la variable interne :
𝑌 = 𝑀 + 𝑦�̅�
yM AB 00 01 11 10
00
01
11
10
Y
yM AB 00 01 11 10
00 0 0 0
01
11 1 1
10 1 1
Y
yM AB 00 01 11 10
00 0 0 0
01 1
11 1 1
10 1 0 1
Y
yM AB 00 01 11 10
00 0 0 - 0
01 - - - 1
11 1 - - 1
10 1 0 - 1
Y
3 – 3 – 6 Equations des variable de sortie
L’équation de chaque variable de sortie est obtenue par un tableau de Karnaugh déduit à partir du
tableau d’état réduit.
Pour le déplacement à gauche on a :
Pendant l’état stable, les sorties restent inchangées (C’est le principe de l’état stable !).
Toute la difficulté revient à imposer des valeurs de sorties pendant les états transitoires (pour la
simplification …). Le passage d’un « 0 » à « 0 » impose un « 0 » dans l’état transitoire et un passage
d’un « 1 » vers « 1 » impose un « 1 » dans l’état transitoire. Pour les autres cas, on peut utiliser
plusieurs critères :
• Critère de simplicité : on cherche à avoir la solution la plus simple.
𝐺 = �̅��̅�
• Critère de rapidité : la sortie prend au plus vite son état stable suivant
𝐺 = �̅��̅� + 𝐵
yM AB 00 01 11 10
00
01
11
10
G
yM AB 00 01 11 10
00 1 1 0
01
11 0 0
10 0 0
G
yM AB 00 01 11 10
00 1 1 0 0
01 1 1 0 0
11 0 0 0 0
10 0 0 0 0
G
yM AB 00 01 11 10
00 1 1 - 0
01 - - - 0
11 0 - - 0
10 0 1 - 0
G
• Critère de lenteur : la sortie prend au plus tard la valeur de son état stable suivant
𝐺 = �̅��̅�
Pour le déplacement à droite et de la même manière on trouve :
Critère de rapidité : 𝐷 = 𝑀 + 𝑦�̅�
Critère de lenteur : 𝐷 = 𝑦
Critère de simplicité : 𝐷 = 𝑦
3 – 2 – 7 Exemple d’application : « Machine à marche prioritaire »
Commande d'une pompe à l'aide de deux boutons poussoirs (Marche-Arrêt). Réaliser le circuit à 2 entrées M/A et une sortie P tel que :
• En appuyant sur M, si la pompe est arrêtée, elle démarre et continue à tourner lorsqu'on lâche le bouton M; Si la pompe fonctionne, elle continue à fonctionner.
• En appuyant sur A, si la pompe fonctionne, elle s'arrête et reste arrêtée lorsqu'on lâche le bouton A ; Si la pompe est arrêtée, elle demeure arrêtée.
• Si on appuie sur les deux boutons en même temps, la pompe démarre: on dit que la marche est prioritaire.
Réaliser le circuit séquentiel du circuit précédemment décrit ;
3 – 3 Les bascules Les bascules sont de manière générale des bistables, ce qui permet d'obtenir des niveaux logiques
stables sur leur sorties (soit "1" ou "0"). Elles réalisent de ce fait une fonction mémoire temporaire
permettant ainsi de stocker des informations. Ces dernières pouvant être aussi annulées à tout
moment.
Bistable: Qui possède deux états stables. En logique ceci se traduit par les états logiques "1" ou "0".
Exemple d’utilisation :
• Appel d’un ascenseur ; on appuie sur le bouton, l’appel est enregistré et le voyant s’allume. Si
on relâche le bouton, le voyant reste allumé, il y a donc mémorisation.
• Le piéton qui appuie sur le bouton des feux tricolores pour traverser la route : l’information
est mémorisée même si le piéton relâche le bouton.
• La commande « coupure du son » du téléviseur, etc.
Il existe deux types bascules, les bascules asynchrones dont la sortie évolue dès lors qu’un
changement a lieu sur l’une des entrées et les bascules synchrones où la sortie évolue quand le
signal d’horloge est actif soit sur niveau, soit sur front (montant ou descendant) .
yM AB 00 01 11 10
00 1 1 - 0
01 - - - 0
11 0 - - 0
10 0 0 - 0
G
3 – 3 – 1 Les bascules asynchrones
3 – 3 – 1 – 1 Bascule RS
On peut réaliser une bascule RS au moyen de portes NON-OU ou de portes NON-ET.
Bascule RS à portes NON-OU
Etudions le circuit bouclé suivant, à 2 entrées et 2 sorties :
• Le niveau logique 1 étant l’élément absorbant du OU, si x1=1 et x2=1, on a forcément
y1=y2=0.
• Si x1=1 et x2=0, on a y1=0 et donc y2=1.
• Pour les mêmes raisons, si x1=0 et x2=1, on a y2=0 et donc y1=1.
• Si x1=0 et x2=0, ces 2 entrées n’ont plus aucune influence sur les sorties ; ces dernières
restent dans l’état dans lequel elles sont. On a en permanence : 𝑦1 = 𝑦2̅̅̅̅ et : 𝑦2 = 𝑦1̅̅̅̅ et on
peut constater qu’il s’agit d’un état stable.
Ce dernier état correspond à une mémorisation. Il faut alors distinguer l’instant d’application
des nouvelles entrées, qui sera indicé n+1, et l’instant précédent, indicé n. Pour formaliser
cette mémorisation, on aura donc : 𝑦1(𝑛 + 1) = 𝑦1(𝑛) et 𝑦2(𝑛 + 1) = 𝑦2(𝑛)
Rassemblons ces résultats dans un tableau :
Si l’on considère la sortie y1 comme la sortie principale, les entrées x1 et x2 ont des rôles bien
distincts. Si on est en logique positive (dans laquelle le niveau actif est le niveau 1, ce qui est en
général le cas), l’entrée x1 provoque la mise à 0 de la sortie y1 lorsqu’elle est active ; l’entrée x2
provoque sa mise à 1. On appelle l’entrée x1 "R" pour RESET, et l’entrée x2 "S" pour SET.
On remarque également que les 2 sorties sont complémentaires pour les 2e et 3e lignes de la table
de vérité (et donc pour la 1ère ligne également, si l’on y va à partir de la 2e ou de la 3e). On appellera
donc la sortie principale Q et l’autre Q, et on considèrera le 4e cas comme un cas inutilisé (on dit
également interdit).
On peut alors ré-écrire la table de vérité sous la forme suivante (sans indiquer la 2e sortie, puisqu’on
considère qu’il s’agit de la sortie complémentaire à la 1ère) :
On peut considérer cette bascule comme un élément de mémorisation de 1 bit.
Pour déterminer la fonction Qn+1, il faut considérer Qn comme une des entrées, puisqu’il s’agit d’une
variable pouvant prendre les valeurs 0 ou 1. On peut alors établir le tableau de Karnaugh, comme on
l’a fait pour les circuits combinatoires :
D’où
Bascule RS à portes NON-ET
Etudions maintenant le même circuit bouclé mais avec des portes NON-ET :
Le raisonnement à tenir est le même que pour la version à portes NON-OU, sauf que l’élément
absorbant est ici le 0.
La table de vérité devient :
Si l’on considère la sortie y1 comme la sortie principale Q, comme précédemment, la table de vérité
devient :
On voit que l’entrée x1 n’a plus un rôle de mise à 0 mais un rôle de mise à 1 et x2 un rôle de mise à 0.
Pour que cette nouvelle table de vérité corresponde à celle de la bascule RS à portes NOR, il faut
donc d’abord complémenter ces 2 entrées, ce qui donne :
Il reste à considérer que :
Le schéma et la table de vérité correspondante deviennent donc :
Un raisonnement similaire à la bascule RS à portes NON-OU mène au tableau de Karnaugh et à
l’expression de la sortie Q suivants :
3 – 3 – 1 – 2 Bascule JK
La bascule JK est dérivée d’une bascule RS (à portes NON-ET), avec J et K tels que:
Par rapport à la bascule RS, l’intérêt est que l’état inutilisé devient utilisable. En effet, à la différence
de la bascule RS, si J=K=1, les 2 sorties ne sont pas égales toutes les 2 à 1. Quand on arrive dans l’état
J=K=1 à partir de l’un des 3 autres, on a donc forcément les 2 sorties complémentaires.
La table de vérité de la bascule JK est donc :
𝑄𝑛 = 𝑆 + �̅�𝑄𝑛−1
Le tableau de Karnaugh correspondant est :
Son équation logique est donc :
La combinaison d’entrée J=K=1 devient utilisable, mais elle pose un nouveau problème : puisque
dans ce cas Q recopie Q, cette recopie n’a aucune raison de ne se produire qu’une seule fois. En
pratique, la sortie Q oscille entre 0 et 1, à la fréquence imposée par le temps de propagation des
portes logiques, pendant tout le temps où cette combinaison est présente en entrée.
3 – 3 – 1 – 3 Bascule D
Supposons que l’on contraigne les entrées R et S de la bascule pour qu’elles soient toujours
complémentaires, avec 𝑅 = 𝐷 et 𝑆 = �̅� :
Seules 2 lignes de la table de vérité de la bascule RS sont alors utilisées :
On peut la simplifier de la manière suivante :
On en déduit la relation entrée-sortie de cette bascule :
Sous cette forme, la bascule D n’a pas grand intérêt puisqu’il s’agit d’un bloc fonctionnel qui ne fait
que recopier son entrée, en permanence. On verra dans le paragraphe suivant que son utilité
apparaît avec un signal supplémentaire dit "d’horloge" (version synchrone).
On peut également réaliser une bascule D à partir d’une bascule JK, ce qui revient au même au
niveau de son fonctionnement. Il suffit de poser 𝐾 = 𝐷 et 𝐽 = �̅� ;
3 – 3 – 2 Les bascules synchrones
Toutes les bascules synchrones disposent d’une entrée d’horloge (CLK = clock). L’entrée de
donnée est identifiée par une lettre correspondante a la fonction de la bascule. Cette entrée
de donnée n’aura aucune effet sur les sorties Q et �̅� si le signal d’horloge n’est pas activé (
ou ). L’entrée de donnée synchrone dicte le changement qui doit apparaitre en sortie .
Le signal d’horloge déclenche ce changement sur un front d’horloge.
3 – 3 – 2 – 1 Exigence de synchronisation
▪ ts = la durée de stabilisation est l’intervalle de temps qui pendant laquelle l’entrée de
donnée synchrone doit être maintenue au niveau approprié. Si cette durée minimale
n’est pas respectée, il n’est pas garanti que la bascule réponde correctement a l’arrivée
du front. ▪ tM = la durée de maintien est l’intervalle qui suit immédiatement le front déclencheur
du signal d’horloge, pendant laquelle l’entrée de donnée synchrone doit être maintenue
au niveau approprié. Si cette durée minimale admissible n’est pas respectée, la bascule
ne sera pas déclenchée correctement. ▪ L’entrée doit rester inchangée pendant une durée égale a ts+tM (ordre de grandeur
quelque nanoseconde ) . ▪ Les durées sont mesurées à 50% de la hauteur des fronts.
Entrée de Donnée Synchrone
Entrée de Commande Synchronisation
(front montant)
Entrée de Commande Synchronisation
(front descendant)
Entrée de Donnée Synchrone
Entrée de donnée
de synchrone
Signal d’horloge
L’entrée doit restes inchangée
ts : durée de stabilisation
tM : durée de maintien
3 – 3 – 2 – 2 Bascule RS synchrone
o Chronogramme :
▪ Les fronts descendants de l’horloge n’affectent pas la bascule. o Réalisation d’une bascule RS a l’aide de porte NAND :
Représentation en logique active :
SR Qn
00
01
10
11
Qn-1
0
1
Ambiguïté (interdit)
3 – 3 – 2 – 2 Bascule JK synchrone
Si les entrées J et K restent toutes les deux au niveau HAUT, la bascule va changer l’état de sa sortie Q à chaque signale d’horloge.
3 – 3 – 2 – 2 Bascule D synchrone
o Chronogramme :
o Utilisation d’une bascule D en diviseur par 2 :
3 – 4 Les compteurs et décompteurs
3 – 4 – 1 Montage asynchrones
3 – 4 – 1 – 1 Compteur – décompteur asynchrones avec des bascules R-S-H
A partir de bascules synchrones R-S-H montées en diviseurs de fréquence câblés en cascade on
obtient un montage asynchrone (car les horloges de chaque bascule sont des entrées différentes les
unes des autres et de ce fait toutes les bascules ne changent d’état en même temps). Les horloges
sont commandées par la sortie des bascules précédentes.
A chaque front appliqué à l’entrée du premier diviseur à l’aide d’une horloge H, regardons l’évolution
de l’état des sorties :
Ce système décompte les fronts (même si les signaux d’entrées ne sont pas régulièrement espacés)
Pour obtenir un compteur, il suffit de regarder les sorties �̅� au lieu des sortie 𝑄.
3 – 4 – 1 – 2 Compteur - décompteur asynchrones avec des bascules JKH
Rappel : lorsque les entrées J et K de la bascule JK sont à 1, la sortie Q au front d’horloge suivant est
complémentée. L a sortie change d’état sur un front descendant d’horloge
On dispose en cascade 4 bascules JKH. Les entrées sont à l’état haut (=1) : J=K=1. Il en résulte qu’à
chaque front descendant de H, les sorties sont inversées :
Regardons l’évolution des sorties :
On vient de réaliser un compteur modulo 16. Pour réaliser un compteur modulo 32, il faut utiliser 5
bascules JKH montées en cascade.
Pour obtenir un décompteur, il faut soit regarder les sorties 𝑄�̅� soit brancher les sorties 𝑄�̅� de chaque
bascule sur l’horloge de la bascule suivante et regarder l’évolution des sorties 𝑄𝑖.
3 – 4 – 1 – 3 Compteur asynchrone modulo N avec des bascules JKH
Exemple : Comment réaliser un compteur modulo 9 ? C'est-à-dire compter de 0 à 8 ?
Sachant que 23 < 9 < 24 alors pour réaliser un compteur modulo 9 on doit utiliser 4 bascules
montées en cascades et il faut mettre les sortie des bascules à 0 lorsque le nombre 𝑄3𝑄2𝑄1𝑄0 =
1001 (9)𝐷 ; Pour cela il faut utiliser l’entrée 𝑅𝐸𝑆𝐸𝑇 (forçage à 0) des bascules quand la sortie vaut 9.
3 – 4 – 2 Montage synchrones
Dans un compteur synchrone, toutes les bascules reçoivent le même signal d'horloge.
3 – 4 – 2 – 1 Synthèse d'un compteur modulo 2n
Exemple : compteur modulo 8
Nombre de bascule : 8 = 23 donc 3 bascules
On va réaliser ce compteur avec des bascules JKH.
Rappel de la table de vérité de la bascule JK En considérant tous les états possibles de q :
La table d'évolution de la sortie donne pour chaque évolution possible de la sortie l'état des entrées J
et K au moment de l'application du front d'horloge. Elle est obtenue à partir de la table de vérité
précédente.
Séquence de comptage est la suivante
Equation des entrées J et K des bascules
Réalisation
3 – 4 – 2 – 2 Synthèse d'un compteur modulo 𝒎 ≠ 𝟐𝒏
Exemple : synthèse d'un compteur modulo 7
Nombre de bascules : 7 ≤ 23 on utilise 3 bascules.
Séquence de comptage
Equation des entrées J et K des bascules
3 – 5 Les registres Un registre est un élément de mémorisation de taille limitée. On distingue trois opérations en
utilisant des registres : Chargement (Mémorisation), décalage à droite et décalage à gauche.
3 – 5 – 1 Chargement – Mémorisation
Dans ces registres, les différents étages sont indépendants. Chaque étage est constitué d'une
bascule.
Exemple mémorisation de 8 bits
Au front d'horloge le nombre an-1an-2 … a1a0 est chargé dans le registre. Ce nombre reste stocké dans
le registre jusqu'à l'application d'un autre front sur H.
Ce type de registre est souvent utilisé dans les microprocesseurs pour le sauvegarde des données.
3 – 5 – 2 Registre à décalage à droite
Un registre à décalage à droite peut être considéré comme un diviseur par 2.
Exemple : 16H 0 diviser par 2
Remarque : les nombres sont des entiers positifs
3 – 5 – 3 Registre à décalage à gauche
Un registre à décalage à gauche peut être considéré comme un multiplieur par 2.
Exemple : 16H à multiplier par 2
Remarque : Les nombres peuvent être considérés comme signés
Autre représentation :
3 – 5 – 4 Chargement (�̅�) et décalage à droite (Dd)
3 – 5 – 5 Chargement (�̅�) et décalage à gauche (Dg)
D6 = a6.�̅�/𝑫𝒅̅̅ ̅̅ ̅̅ ̅̅ + Q7 �̅�/𝑫𝒅
Chargement Décalage
3 – 6 Exercices Exercice 1 :
Soit le schéma structurel :
1. Le fonctionnement de ces bascules est-il synchrone ou asynchrone ? Argumenter votre
réponse.
2. Tracer les chronogrammes des sorties Qa, Qb et Qc (à l’état initial, Qa=Qb=Qc= "0").
3. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids
faible.
4. Quelle est la fonction réalisée ? Comparer ce schéma structurel avec celui de l’exercice
précédent et en conclure sur l’incidence de la fonction réalisée.
5. Donner le modulo du compteur.
Exercice 2 :
Pour commander une lampe à l'aide d'un bouton poussoir unique, on se propose de réaliser un circuit à une entrée notée B (le bouton poussoir), et une sortie notée L (la lampe) tel que :
▪ La lampe s'allume en appuyant sur le bouton si elle était éteinte et reste allumée lorsqu'on lâche le bouton ;
▪ La lampe s'éteint en appuyant sur le bouton si elle était allumée et elle reste éteinte lorsqu'on lâche le bouton.
En utilisant la méthode Huffman qui donne le circuit séquentiel correspondant Exercice 3 : Commande d'une pompe à l'aide de deux boutons poussoirs (Marche-Arrêt). Réaliser le circuit à 2 entrées M/A et une sortie P tel que :
▪ En appuyant sur M, si la pompe est arrêtée, elle démarre et continue à tourner lorsqu'on lâche le bouton M; si la pompe fonctionne, elle continue à fonctionner.
▪ En appuyant sur A, si la pompe fonctionne, elle s'arrête et reste arrêtée lorsqu'on lâche le bouton A ; si la pompe est arrêtée, elle demeure arrêtée.
Exercice 4 :
Soit le schéma suivant :
Les sorties des bascules sont à "0" à l’état initial.
Quand il y a un "1" sur l'entrée Raz (Remise à zéro) d’une bascule, elle est remise à son état
initial.
1) Les trois bascules sont-elles utilisées en mode synchrone ou asynchrone ? Argumenter votre réponse.
2) Tracer les chronogrammes des sorties Qa,Qb et Qc et R0 (reliée à l'entrée Raz). (vous répondrez sur la feuille réponse jointe)
3) Convertir en décimal le mot binaire composé des trois bits binaires Qc Qb Qa (en prenant Qa pour bit de poids faible).
4) Quelle est la fonction réalisée ?
H
Qa
0
1
0
1
0
1
0
1
Qb
Qc
Valeur
décimale
t
t
t
t
t
t
R0
