Upload
others
View
3
Download
0
Embed Size (px)
Citation preview
1
Systèmes logiques et
électronique associée
Michel MATHIEU
122 janvier 2004 Supélec : Michel MATHIEU
Systèmes de logique combinatoire
Systèmes combinatoires et séquentiels complexes
Supélec : Michel MATHIEU 28 février 2003
Décodeurs
Démultiplexeurs
Multiplexeurs
Opérateurs
Systèmes séquentiels complexes
2
Limites des méthodes booléennes
Logique combinatoire
317 février 2003 Supélec : Michel MATHIEU
Méthodes plus empiriques faisant appel à
l’expériencel’imaginationla créativité
Langage de description
Approches de conception
Actions, commandes
Logique combinatoire
418 février 2003 Supélec : Michel MATHIEU
OU traduit une alternative entre actions, …les actions peuvent être exclusives ou non
ET traduit un conditionnement, une validation, …une action pourra être conditionnée par un état
Passer d’une description purement binaire à une descriptionde plus haut niveau
3
Aiguillage
Logique combinatoire
54 février 2004 Supélec : Michel MATHIEU
Passer d’une description purement binaire à une descriptionde plus haut niveau
Exemple : registre à 4 modes (ou compteur)mémoiredécalage LSBdécalage MSBchargement parallèle ou RAZ
D fonction de 5 variables
( )1011 ,,,, EEQQQfD kkkk +−=Méthode booléenne !!!
Aiguillage
Logique combinatoire
617 février 2003 Supélec : Michel MATHIEU
kQ1+kQ1−kQ kD
10 EE
kI,0
4
Aiguillage
Logique combinatoire
78 février 2003
kQ1+kQ1−kQ kD
10 EE
kI,0
Supélec : Michel MATHIEU
Décodeur binaire : 1 parmi 2n
Logique combinatoire
Supélec : Michel MATHIEU 88 février 2003
E0
E1
E2
S 7 S 3S 6 S 5 S 4 S 2 S 1 S 0
Activation d’une ligne et d’une seule parmi 2n
pour chaque combinaison binaire des n entrées
5
Décodeur binaire : 1 parmi 2n
Logique combinatoire
Supélec : Michel MATHIEU 98 février 2003
E0
E1
S 7 S 3S 6 S 5 S 4 S 2 S 1 S 0
E2
Tous les 2n mintermes sont réalisés. Niveau actif haut
Décodeur binaire - démultipléxeur
Logique combinatoire
Supélec : Michel MATHIEU 108 février 2003
E0
E1
S 7 S 3S 6 S 5 S 4 S 2 S 1 S 0
E2 I
Affectation d’une source (I) à une ligne particulière choisie parmi 2n ; (peut servir de validation)
6
Décodeur binaire - démultipléxeur
Logique combinatoire
Supélec : Michel MATHIEU 1117 février 2003
E0 E1 E2
I
S7S6S5S4S3S2 S1 S0
Affectation d’une source (I) à une ligne particulière choisie parmi 2n ; (peut servir de validation)
Décodeur binaire - démultipléxeur
Logique combinatoire
Supélec : Michel MATHIEU 124 février 2004
Affectation d’une source (I) à une ligne particulière choisie parmi 2n ; avec validation
E0 E1 E2
I
S7S6S5S4S3S2 S1 S0
V
7
Multiplexeur (Aiguillage) 1/2n
Logique combinatoire
Supélec : Michel MATHIEU 138 février 2003
Sélection d’une source particulière choisie parmi 2n
(affectation à une ligne particulière d’une source prise parmi 2n )
E0 E1 E2
S
I7I6I5I4I3I2 I1 I0
Multiplexeur (Aiguillage) 1/2n
Logique combinatoire
Supélec : Michel MATHIEU 148 février 2003
E0
E1
E2
I7 I6 I5 I4 I3 I2 I1 I0
S
8
Multiplexeur 1/2n
Logique combinatoire
Supélec : Michel MATHIEU 158 février 2003
E0
E1
E2
I7 I6 I5 I4 I3 I2 I1 I0
V
S
avec validation
Multiplexeur (Aiguillage) 1/2n
Logique combinatoire
Supélec : Michel MATHIEU 164 février 2004
Sélection d’une source particulière choisie parmi 2n
(affectation à une ligne particulière d’une source prise parmi 2n ) avec validation
E0 E1 E2
S
I7I6I5I4I3I2 I1 I0
V
9
Association de multiplexeurs
Logique combinatoire
Supélec : Michel MATHIEU 1710 février 2003
1/2
1/4
1/8
E0
E0 E1
E0 E1 E2
81
21.
41
=
Association de multiplexeurs
Logique combinatoire
Supélec : Michel MATHIEU 1810 février 2003
1/2
1/2
1/2
1/2
1/2
1/2
1/2
E1 E2E0I7
I6
I5
I4
I3
I2
I1
I0
S
81
21.
21.
21
=
arbre binaire
(2n-1) mux. 1/2
10
Multiplexeur : Réalisation de fonction logique
Logique combinatoire
Supélec : Michel MATHIEU 1917 février 2003
Look-up table (LUT)
Toute fonction de logique combinatoire peut-être réalisée avec des
multiplexeurs
Multiplexeur : Réalisation de fonction logique
Logique combinatoire
Supélec : Michel MATHIEU 204 février 2004
Look-up table (LUT)1
01
01
01
0
1
0
1
0 1
0
A
BC
S
11110110
( )BACS ⊕∨=
11
Multiplexeur : Réalisation de fonction logique
Logique combinatoire
Supélec : Michel MATHIEU 2115 mai 2003
Look-up table (LUT)1
01
01
01
0
1
0
1
0 1
0
A
BC
S
11110110
( )BACS ⊕∨=
Toute fonction de logique combinatoire peut-être réalisée avec des multiplexeurs
Compteurs & registres
Logique combinatoire
Supélec : Michel MATHIEU 228 février 2003
D
H
Q
Q’
D
H
Q
Q’
E0E1
12
Traitements numériques
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 2317 février 2003
Représentation des nombres (base 2)
Entiers Binaire naturel ∑−
=
=1
02
n
i
iiaA
0a1a1−na 2−na 3−naLSBMSB
∑−
=
=1
0
* 2n
i
iir aA
Objet A Suite binaire représentative Ar
Valeur entière associée
Représentation en complément vrai binaire
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 24
Complément à 2n
( ) ( ) nrr AA 2mod1
** +=−5 février 2004
∑−
=
=1
0
* 2n
i
iir aA AsA n
Ar += 2*
0100
<=≥=
AsisAsis
A
A
( ) nr
nr AA 2mod2 ** −=−
Pour n bits
13
Représentation en complément vrai binaire
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 25
Complément à 28 = 256
( ) ( ) nrr AA 2mod1
** +=−
LSBMSB
0 0 0 1 0 1 0 04 2 132 16 8128 64
1 1 1 0 1 1 0 0
+20
-20
20
236
5 février 2004
Représentation en complément vrai binaire
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 265 février 2004
0 111 7 70 110 6 60 101 5 50 100 4 40 011 3 30 010 2 20 001 1 10 000 0 01 111 -1 151 110 -2 141 101 -3 131 100 -4 121 011 -5 111 010 -6 101 001 -7 91 000 -8 8
( ) ( ) nrr AA 2mod1
** +=−
nnAr AsA 2mod2* +=
[ ]12,2 11 −− −− nn
14
Opérateurs : additionneur parallèle complet
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 278 février 2003
An
bn-1 bn-2 b1 b0
a n-1 a n-2 a n-3 a 0a 1
n-1Σ
bn-3
n-2Σ n-3Σ 1Σ 0ΣnC
C 0
iCBA ++ N∈BA, { }1,0=iC
Opérateurs : additionneur parallèle complet
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 2817 février 2003
A A A A AA
a n-1 a n-2 a n-3bn-1 bn-2 bn-3
a 2b2
a 1b1
a 0b0
Σn-2 Σn-3 Σ2 Σ1 Σ0n-1ΣnC
0C
Diviser pour régner
15
Opérateurs : additionneur élémentaire complet
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 298 février 2003
A B
Σ
C iC o A
iCBA ⊕⊕=Σ ( )BACABACBCABC iiio *∨=∨∨=
{ }⊕∨= ,*
Opérateurs : additionneur élémentaire complet
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 308 février 2003
BA
iC
Σ Co
A
B
Ci
iCBA ⊕⊕=Σ ( )BACABACBCABC iiio *∨=∨∨=
{ }⊕∨= ,*
16
Opérateurs : additionneur élémentaire complet
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 3115 mai 2003
A B
Ci
Σ
Co
iCBA ⊕⊕=Σ
( )BACABACBCABC
i
iio
*∨=∨∨=
{ }⊕∨= ,*
A B
Σ
C iC o A
Opérateurs : UAL
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 328 février 2003
BABABABA
ACBA
BA
i
⊕∨∧
±±±
±
,
1
A
S
Bn
n
n
OPcommande opération
Iindicateurs
Ci
17
Mémoire : banc de registres
Systèmes combinatoires complexes
Supélec : Michel MATHIEU 338 février 2003
Adresse d’écriture
Adresse de lecture
décodeur
H
W
021 III mm −−
021 SSS mm −−
Système séquentiel : modèle
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 348 février 2003
Système combinatoire
H
BANC
Entrées Sorties
Variables internes
Ex
18
Système séquentiel : blocs opératif et séquenceur
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 3517 février 2003
Système combinatoire
H
BANC
Système combinatoire
H
BANC
Entrées Données Sorties
Bloc opératifChemin de données
Bloc séquenceur
commandes
indicateurs
Élévateur au carré
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 3617 février 2003
( )
( )121
121
0
2
−
+=∑−
=
AàimpairsentiersAdessomme
iAA
i
A sur n bits, A2 sur 2n bits
19
Élévateur au carré : phase de réflexion
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 3717 février 2003
A sur n bits, A2 sur 2n bits
Processus itératif par additions successives : accumulation
Additionneur 2 entiers de 8 bits
Contrôle du nombre d’itérations par compteur
( )121 −+= − iSS ii
Élévateur au carré : phase de réflexion
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 385 février 2004
A sur n bits, A2 sur 2n bits
Choix d’algorithme, d’architecture
20
Élévateur au carré
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 3919 février 2003
Séquenceur
commandes
état opérationdépart
état
0 0 0 0
Add8
ACC8
1
compteur
8
8
commandesZ
4
donnée initiale
commandes
Élévateur au carré :
organigramme
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 401 mars 2003
Départ ?
Chargement A compteurRAZ ACC, OP = 1
COM = 0 ?
(COM) ⇐ (COM)-1
(ACC) ⇐ (ACC) +2(COM)+1
FINOP = 0
non
non
oui
oui
21
Élévateur au carré : Chronogramme
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 4127 février 2003
QX= OP
D
H
QY = CHA
Z
Init
Élévateur au carré : séquenceur
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 4227 février 2003
J
H
Q
Q’K
J
H
Q
Q’K
D
Z
OP CHA
22
Séquenceur microprogrammé
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 4318 février 2003
Microinstruction
Microprogramme
Microprogrammation
Séquenceur microprogrammé
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 4418 février 2003
Adresse de lecture
RA
Calculateuradresse
états
commandes
Mémoire morte
23
Mémoire morte (ROM Read Only Memory)
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 455 février 2004
Adresse de lecture
H
R
021 SSS mm −−
Mémoire morte (ROM Read Only Memory)
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 465 février 2004
Adresse de lecture
R
021 SSS mm −−
Peut-être vu comme un système combinatoire (décodeur)
24
Séquenceur microprogrammé
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 4718 février 2003
Adresse de lecture
PC
commandes
Mémoire morte
Z01
D
CHA/COM
Séquenceur microprogrammé
Systèmes séquentiels complexes
Supélec : Michel MATHIEU 481 mars 2003
0
2
3
4
5
1
Adresse saut si vrai
0
condition LoadCOM
LoadACC
DecreCOM
RAZACC Étape
Départ
Initialis
0 0
00
0
0
0 0
1
0
1
1 1
1
1
0 0 0 0
0 0 1 0
0 1 0 0
0
0 0 Com=0?
Décom.
Somme
Fin
OP
0
2
-
5
-
00
11
11
10
01
10