Transistor a Effet de Champs Electronique Analogique Cours 16-10-09

M. KCHIKACH

1

Electronique Analogique

ACADEMIE INTERNATIONALE MOHAMMED VI DE L’AVIATION CIVILE

CHAPITRE IV. TRANSISTOR A EFFET DE CHAMPS

I. Effet de champs à jonction JFET

Le schéma de principe d'un transistor à effet de champ JFET canal n est donné par la figure 4.1 Il comprend deux parties fondamentales, un canal de silicium type n dont les extrémités sont dites Drain et Source et deux zones de type p formant la grille.

Dans son utilisation la plus courante, le drain sera porté à un potentiel positif par rapport à la source, alors la grille (pour un canal n) sera portée à un potentiel négatif ou nul par rapport à la source ce qui polarisera en inverse les jonctions PN (Grille-Canal) produisant ainsi deux zones de charge d'espace (zone de déplétion ou zones dépeuplée) autour des jonctions. Ces zones ne contiennent pas de porteur, donc elles sont isolantes et leur profondeur augmente avec ¦Vgs¦ et aussi mais d'une façon asymétrique avec VDS puisque VDS=VDG+VGS Plus cette profondeur augmente plus le canal sera 'étranglé'.

1) Si VDS=0, quelque soit la valeur de Vgs, on aura toujours VGS=VGD, donc la zone de déplétion

aura la même largeur tout le long du canal. 2) Pour VDS > 0, la tension inverse de la jonction est VGS du coté source et VGD=-VDS+VGS du coté du drain

soit |VGD|=|VDS|+|VGS|, donc la zone de déplétion sera plus large de ce coté et de ce fait le canal sera plus étroit. 3) Regardons ce qui se passe si on prend VGS=0 (grille et source court-circuitées) et on fait augmenter VDS

progressivement. On observe (Fig. 4.2) que pour les valeurs faibles de VDS, un courant ID proportionnel à VDS circule dans le canal qui se comporte donc comme une résistance RDS. Au fur et à mesure que VDS augmente, le canal s'étrangle du coté du drain car VDS=VDG, il arrive un moment où la largeur du canal devient tellement étroite qu'il se produit un phénomène de saturation (*) du courant ID, qui n'augmente quasiment plus même si on continue d'augmenter VDS. La tension VDS qui provoque ce phénomène est dite tension de pincement Vp . Le courant ID correspondant est noté IDSS et la résistance du canal avant pincement est notée RDSon.

4) Si on refait la même chose mais cette fois ci avec une tension VGS non nulle, au début, pour VDS=0, on a VGD=VGS, ce qui donne une zone de déplétion régulière le long de tout le canal qui, ainsi, voit sa largeur réduite. Dès que VDS commence à augmenter, ID augmente proportionnellement mais avec, cette fois, une pente plus faible car la résistance du canal est plus élevée. Au fur et à mesure que VDS augmente, le canal s'étrangle du coté du drain car VDG=VDS+|VGS| . Au moment où VDG=Vp, le canal est pincé et il y a saturation du courant ID. Remarquons que le pincement se fait pour une valeur de V'p de VDS inférieure à Vp :

(*) Des études ont montré que cela est du à une saturation de la vitesse des électrons dans la zone étranglée

DS

G

Canal n

Substrat P

Substrat P

zone dépeuplée

zone dépeuplée

Vds

Vgs

Fig. 4.1 : JFET canal N

M. KCHIKACH

2



V'p = Vp - |VGS| = Vp + VGS

(4.1) 5) Si maintenant on applique une

tension VGS=-Vp, même pour VDS nulle, le canal est pincé sur toute sa longueur. Il ne peut y avoir de courant ID même si on fait augmenter VDS, on dit que le FET est bloqué. Pour éviter toute confusion (*) on notera VGSoff la valeur de VGS qui bloque le transistor et Vp la valeur de VDS qui provoque la saturation de courant ID pour VGS=0.

Si on observe le réseau de caractéristique ID=f(VDS)Vgs=Cte, on s'aperçoit qu'on peut distinguer deux modes de

fonctionnement du FET : • Pour VDS < V'p, le FET se comporte comme une résistance, d'où l'appellation Zone résistive ou Zone

Ohmique de cette région :

I VR

R RD

DS

DSDS

DSONVV

GS

p

= =+

avec 1

(4.2)

Où

⎟⎟⎠

⎞⎜⎜⎝

⎛+

≅

p

GSDS

pDS

VV

I

VR

1.2

et Vp=-Vgsoff

• Pour VDS > V'p, Le courant ID ne dépend quasiment pas de VDS. Cette région est dite Zone de saturation :

I I VVD DSS

GS

GSOFF

= −⎛⎝⎜

⎞⎠⎟1

2

(4.3)

I.1 Polarisation d’un JFET Le fait de se donner un point de fonctionnement Qo (VDSo,IDo) détermine parfaitement la valeur Vgso de Vgs

ainsi que la droite de charge VDD=RDID+VDS+RSID qui doit passer par le point Qo et couper l'axe Vds au point Vdd. • Vgso peut être déterminée graphiquement ou calculée à partir de l'équation (4.3), d’où:

V V IIGSo GSoff

Do

DSS

= −⎛

⎝⎜

⎞

⎠⎟1 (4.4)

• L'équation de la droite de charge fournit la valeur de RD+RS :

R R V VID S

DD DSo

Do

+ =− (4.5)

RD+RS peut aussi être déterminée graphiquement puisque la droite de charge coupe l'axe ID au point VDD/(RD+RS).

(*) Bien que tout le monde soit à peut près d'accord que Vgsoff= -Vp, certains auteurs donnent des

valeurs différentes comme |Vgsoff| = Vp + 0.9

Vds

Vgs=0-0.4-0.8-1.2-1.6-2-2.4

V'p=Vp+Vgs 1Rdson

Vp

IDID

VgsVgsoff

IdssVds=Vp

Fig. 4.2 : Courbes caractéristiques d'un FET canal N

M. KCHIKACH

3



• VGS = VG-VS ,Or VG est fixé par la tension de polarisation de la grille. (en général VG=0, exemple : cas de la polarisation automatique, figure ci-contre) . Peu importe la valeur de VG du moment qu'elle soit connue. Cela nous permet de connaître la tension sur la source.

VSo = VGSo-VG Or VSo = RS IDo .

Cela nous donne RS puis RD

DS

G

DS

G

DS

Gp

p

DS

G

DS

G

DS

G

DS

G

DS

G

DS

G

p

p

DS

G

DS

G

DS

G

DS

G

DS

G

DS

G

0

0 1

-1

-2

-3

2 3 4

DS

G

DS

G

DS

G

DS

G

DS

G

VdsVgs

n n

Fig. 4.5

I.2 Paramètres dynamiques d’un JFET Si on s'intéresse aux variations de courant et de tension autour d'un point de fonctionnement donné, on peut

représenter le FET par les paramètres dynamiques gm et ρ selon la relation :

id = gm.vgs + 1/ρ. vds (4.6)

Id

Vgs=0

Vds

Vdd

Rd+RsVdd

Qo

Vdso

Ido Vgso

Fig. 4.4

Vdd

Rd

Rg Rs

D

S

Fig. 4.3

M. KCHIKACH

4



Avec gm = ΔId/ΔVgs à Vds=Cte est la transconductance ou la pente du FET 1/ρ = ΔId/ΔVgs à Vgs=Cte est la conductance de sortie du FET. On pose aussi µ=ΔVds/ΔVgs à Id=Cte c'est le coefficient d'amplification. On a :

µ = ρ. gm (4.7) En dérivant l'expression de Id par rapport à Vgs on obtient :

g 2IV

1 VV

g 1 VVm

DSS

GSOFF

GS

GSOFFmo

GS

GSOFF

=−

−⎛⎝⎜

⎞⎠⎟ = −

⎛⎝⎜

⎞⎠⎟ (4.8)

I.2.1 Schéma équivalent aux petits signaux

Lorsque le transistor est utilisé en amplificateur, il est polarisé dans sa zone de pincement. Il faut donc établir, comme dans le cas du transistor bipolaire, un modèle adapté aux calculs dans le cas où les signaux appliqués au transistor sont variables et de faible amplitude autour du point de repos.

Comme le courant de grille est toujours extrêmement faible, la résistance équivalente entre grille et source est considérée comme infinie. Dans la zone de pincement, le courant entre D et S dépend uniquement de la valeur de VGS. Et suivant les valeurs de VDS et VGS, le canal entre D et S présentera une résistivité plus ou moins importante. On obtient donc le modèle équivalent très simple ci-dessous représenté sur la Fig. 4.6, il traduit schématiquement la relation générale :

id = gm. Vgs +1/ρ. Vds

Vgs

G

gm.vgs

D

S

Vsρ

Fig. 4.6 : Schéma équivalent en dynamique d’un JFET

Remarque : Dans la plupart des cas, on considérera rDS très importante et on la négligera. I.3 Transistor MOS (Métal Oxyde semi-conducteur)

Le fonctionnement de ce genre de transistor est un peut similaire à celui du JFET par le fait qu'ici aussi on va moduler le courant ID par la modulation de la largeur d'un canal conducteur. Ici, on ne se servira pas d'une jonction PN pour y arriver. La grille métallique est isolée du canal par une fine couche d'oxyde de silicium fortement isolant. Il existe deux types de transistors, MOS à déplétion et MOS à enrichissement. I.3.1 MOSFET à enrichissement

G DS

n

pp

metal

isolant

B

D

S

BG

canal p

Fig. 4.7 : Transistors MOSFET (canal N et P) à enrichissement

M. KCHIKACH

5



Vgb

Id

Vth Vgb

Id

Vth

Vds

Vgb-VthID

Vgb

Vgb <= Vth

Vds

ID

Vgb >= Vth

Vgb-Vth

|Vgb|

Fig. 4.8 : Caractéristiques des transistors MOSFET (canal N et P) à enrichissement En l'absence de potentiel sur la grille un tel transistor ne comporte pas de canal de conduction donc ID=0, on

dit que transistor est normalement bloqué. Les zones constituant le drain est la source forment avec le substrat deux jonction PN et selon la polarité de VDS, il y aura toujours une jonction polarisée en inverse. Si on applique une tension VGB sur la grille par rapport au substrat, en vertu des lois de l'électrostatique, une charge égale et opposé à celle de la grille apparaîtra en face de la grille sur l'autre 'électrode' qui n'est rien d'autre que la partie du substrat qui est juste en face de la grille. La première quantité des porteurs constituant cette charge vont servir à compenser la charge inhérente au type du semi-conducteur constituant le substrat. Lorsque toutes les charges sont compensées, des porteurs minoritaires sont cumulés et il y a création d'un canal, on dit qu'il y a inversion de canal. Un courant ID apparaît alors si une tension VDS non nulle est appliquée. La tension VGB à partir de laquelle il y a inversion du canal est dite tension de seuil VTH, Cette tension dépend des caractéristiques géométriques et physique du transistor et de la différence de potentiel entre la source est le substrat :

V V V Vth SB th SB( ) ( ) .≈ +0 0 5 (4.9) Pour les valeurs faibles de VDS, le canal se comporte comme une résistance :

Rk V VDS

GS th

=−

12 ( )

avec k = WL

γ (4.10)

Où W est la largeur du canal, L sa longueur et γ une caractéristique de la technologie. Pour les technologies actuelles, elle est de l'ordre de 2.5 à 3.5 µA/V2.

D'une façon similaire au JFET, le fait d'augmenter VDS, provoque la diminution de la largeur du canal du coté drain et il arrive un moment (|VDS| = |VGS-VTH|) où il y a pincement du canal donc saturation du courant ID., qui à partir de cet instant dépend peu de VDS. Pour un canal P, la tension VDS doit être négative, sinon il n'y a pas de

M. KCHIKACH

6



saturation de ID. Avant saturation : I k V V V k VD GS th DS DS≈ − −2 2( ) ( ) (4.11) Après saturation : I k V VD GS th≈ −( )2 (4.12)

I.3.2 MOSFET à déplétion Pour ce type de transistor, il existe un canal de conduction pour VGB=0, transistor normalement ON. Le fait

de polariser la grille par rapport au substrat va selon la polarité de VGB, soit chasser les porteurs du canal; appauvrissement, soit les attirer; enrichissement. Là aussi, la tension VDS doit être négative pour un canal P, sinon la zone de saturation de ID n'est jamais atteinte.

Canal n canal p D

SBG

D

SBG

G DS

p

nn

metal

isolant

B

G DS

n

pp

metal

isolant

B Fig. 4.9 : Transistors MOS à déplétion

Vgb

Id

Vth Vgb

Id

Vth

Vds

ID

Vgb=0

Vgb>0

Vgb<0

Vgb-Vth

Vds

ID

Vgb=0

Vgb> 0

Vgb< 0

Vgb-Vth

Fig. 4.10 : Caractéristiques des transistors MOS à déplétion

M. KCHIKACH

7



1.3.3 Modèle en hautes fréquences

Aux fréquences plus élevées, il faut tenir compte de la capacité répartie entre le canal et la grille. Pour simplifier on peut modéliser cette capacité répartie en une capacité grille source et une capacité grille drain. A cause de l'épaisseur W plus grande coté drain, CGS est toujours supérieur à CGD.

Fig. 4.11 : Modèle du MOSFET en hautes fréquences

Caractéristiques techniques VT=Vp : Tension de pincement du transistor (parfois notée VGSth). RDSon : Résistance minimale entre Drain et Source lorsque le transistor est saturé IDSS : Courant entre Drain et Source lorsque VGS=0. VDSon : Tension entre Drain et Source lorsque le transistor est saturé. gm : Transconductance du transistor en siemens (S). β : gain en courant du transistor ( aussi appelé HFE). ton/toff : Temps de commutation ( passage bloqué-saturé et saturé-bloqué ) PD : Puissance maximale dissipée par le transistor (permet de dimensionner le dissipateur thermique si besoin est ). VGSBR : Tension maximale entre Grille et Source. CISS : Capacité d'entrée en source commune (CISS = CGD + CGS)

Documents

Transistor a Effet de Champs Electronique Analogique Cours 16-10-09