44
Architecture des ordinateurs Dominique PRESENT I.U.T. de Marne la Vallée

Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

  • Upload
    others

  • View
    4

  • Download
    0

Embed Size (px)

Citation preview

Page 1: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

Architecture des ordinateurs

Dominique PRESENTI.U.T. de Marne la Vallée

Page 2: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le coeur d ’un ordinateur : l’U.C.

• L ’unité centrale– Carte mère– processeur– mémoire– disque dur– carte graphique– lecteur de CD-ROM et

DVD– carte son

• moniteur• les périphériques

– imprimante– scanner

type, fréquence du bus (MHz)type, fréquence horloge (MHz)type, capacité (Mo)capacité (Go)type, capacité mémoire (Mo)

débit (Nx64Kb/s)

taille écran (diagonale), définition (pitch)

Page 3: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

la carte mère : des connecteurs pour composants

1-5 connecteurs (cartes) 3-4 socket, chipset 9 ports E/S2 mémoire vive 7-8 connecteurs (lecteurs) 6 ROM (BIOS)

1

7

823

4

5

6

9

Page 4: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Des composants reliés par bus

bus

µP

RA

MOS

contrôleur de disque

ROMclavier

Disque dur

Page 5: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Tout est dans la RAM

bus

µP

RA

MOS

disquecontrôleur de disque

12 3

3 - lecture des instructions à exécuterLes informations empruntent plusieurs bus de liaison successifs :

• bus disque controleur• bus controleur processeur• bus processeur mémoire

1 - lecture d ’une partie du programme sur le disque dur2 - copie en RAM

Page 6: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le processeur : la guerre des fréquences

marque AMD Intel Intel

Processeur Athlon 64 FX Pentium 4 570J Pentium 4 EE

Support 754/939 775/939/754 775

F processeur 2,8GHz 3,8GHz 3,46GHz

F bus (MHz) 200 4x201 4x266

Cache L1 64Ko+64Ko 16Ko 8Ko

Cache L2 1024Ko 1024Ko 512Ko

Cache L3 2048Ko Cache L2

Page 7: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le processeur : fréquences + caches

marque AMD Cyrix Intel

Processeur Athlon 64FX MII 300 Pentium 4

Support Socket 939 Socket 7 FCLGA775

F (MHz) 2600 266 3600

F bus (MHz) 3200/200 66 6400/800

Cache L1 64Ko+64Ko 64Ko 4Ko+4Ko

Cache L2 1024Ko 1Mo max 1024Ko

Gravure 0.13 0.35 0.13

Alim (V) 1,5V 2.9Cache L2

Page 8: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le processeur : temps de calcul

Page 9: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le processeur : tests vidéo

Page 10: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

A chaque processeur son socket

Socket 478 Celeron D 3xx

Intel Socket 479 Celeron M ; Pentium M

LGA 775 Celeron D 3xx J et Celeron D 3xy (avec y=1 ou 6) Pentium 4 5xx et 6xxPentium D

Socket 754 Sempron 3100+ et 3300+Athlon 64 2800+ à 3700+ (cores Newcasttle et Clawhammer)

AMD Socket 939 Athlon 64 3000+ à 4000+ (cores Newcasttle, Winchester, Venice, clawhammer, San Diego)Athlon X2 3800+ à 4800+ (cores Manchester et Toledo)Athlon FX (Cores Clawhammer et San diego)

Le choix du processeur induit celui:du socket du chipset de la carte mère

Le choix du processeur induit celui:du socket du chipset de la carte mère

socket processeur

Page 11: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

La mémoire cache : 2 niveaux

• Une mémoire RAM dédiée au processeur ;• Sert de mémoire tampon pour les stocker des instructions

du programme à exécuter ;• la mémoire cache de niveau 1 est implantée dans le

processeur ;• la mémoire cache de niveau 2, de type SRAM est

implantée :• Sur le socket du processeur (horloge processeur)• Sur le bus processeur (horloge à 100MHz)

Page 12: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Bus PC

I

Bus PC

I

La mémoire cache de niveau 2

Mémoirecache

chipset

Bus processeur

processeur

chipset

Bus processeur

processeur Mémoirecache

Mémoire cachesur bus processeur

Mémoire cachesur chipset processeur

Page 13: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Performance des mémoires cache

Page 14: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Bus PC

I

3 horloges au moins

chipset

Bus processeur

processeur Mémoirecache

Horl µP

Horl B.P.

Horl Bus

• horloge interne du processeur :• de 400MHz à 6,4GHz• pilote la mémoire cache (par division de fréquence)

• horloge du bus processeur :• fréquence typique de 100/800MHz• pilote les échanges avec le chipset• intégrée à la carte mère

• horloge du bus PCI :• pilote le chipset pour générer les fréquences de commande des bus• le chipset gère les échanges de données avec les cartes connectées sur la carte mère

Page 15: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Bus PC

I

Le chipset maître des bus

chipset

Bus processeur

processeur Mémoirecache

Horl µP

Horl B.P.

Horl Bus Intel 440BX

RAM 100MHz

33/133MHz

Contrôleurde disque

Carteson

Bus AGP 66/266MHzCartevidéo

bus F (MHz) Largeur (bits)

Débit (Mo/s)

PCI 33 32 133 AGP 66 32 264

AGP 8x 266 32 2130

PCI-Express : 1/32 voies - 250Mo/s/voiePCI-Express : 1/32 voies - 250Mo/s/voie

Page 16: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

A chaque processeur son chipset

Céléron D i865

Intel Pentium 4 i915, 925, 945 et 955 d’IntelnForce 4 SLI de Nvidia

Sempron nForce 2 ou VIA de Nvidia

AMD Athlon 64 nForce 3 ou 4 de NvidiaXpress 200P d’ATI

• Le choix du chipset induit celui de la RAM• Certains chipset intègrent :

• un contrôleur audio AC97• un contrôleur Ethernet• un port PCI-Express• un FireWall matériel• un contrôleur RAID

• Le choix du chipset induit celui de la RAM• Certains chipset intègrent :

• un contrôleur audio AC97• un contrôleur Ethernet• un port PCI-Express• un FireWall matériel• un contrôleur RAID

processeur chipset

Page 17: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

La mémoire RAMLa mémoire vive (Random Access Memory) est

définie par :• le cycle de lecture/écriture (ns) ;• la largeur du bus (bits) ;• la capacité (Mo)

Quatre types :• SDRAM – 133MHz (temps d’accès 7,5ns) – 8 octets – 1Go/s• DDR SDRAM - 133MHz à 400MHz – 8 octets – 3,2Go/s• DDR2 SDRAM – 2x(133MHz-400MHz) – 8 octets – 6,4Go/s• Rambus RD-RAM - 1.25ns pour 2 octets - 1.6Gb/s par canal - 4 canaux

Page 18: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

La DDR2-SDRAM double le débitMémoire Appellation Fréquence

(RAM)Fréquence

(FSB) Débit

DDR266 PC2100 266 MHz 133 MHz 2,1 Go/s

DDR466 PC3700 466 MHz 233 MHz 3,7 Go/sDDR550 PC4400 550 MHz 275 MHz 4,4 Go/s

DDR2-533 PC2-4300 533 MHz 133 MHz 4,3 Go/sDDR2-667 PC2-5300 667 MHz 167 MHz 5,3 Go/sDDR2-800 PC2-6400 800 MHz 200 MHz 6,4 Go/s

Tout est dans le timing : le SPD (Serial Presence Detect) permet au BIOS de connaître les valeurs nominales de réglage. La notation du type 3-2-2-2 ou 2-3-3-2 décrit la synchronisation de la mémoire (en anglais timing), en cycles d'horloge nécessaires pour accéder à une donnée :

• CAS delay (Column Address Strobe) : nb. de cycles pour l'accès à une colonne• RAS Precharge Time (Row Address Strobe) : nb. de cycles entre deux accès ligne• RAS to CAS delay : nb. de cycles pour passer d'une ligne à une colonne• RAS active time : nb. de cycles d'accés à une ligne.

Il s'agit d'une EEPROM lue par le BIOS si l'utilisateur choisi le réglage « auto ».

Tout est dans le timing : le SPD (Serial Presence Detect) permet au BIOS de connaître les valeurs nominales de réglage. La notation du type 3-2-2-2 ou 2-3-3-2 décrit la synchronisation de la mémoire (en anglais timing), en cycles d'horloge nécessaires pour accéder à une donnée :

• CAS delay (Column Address Strobe) : nb. de cycles pour l'accès à une colonne• RAS Precharge Time (Row Address Strobe) : nb. de cycles entre deux accès ligne• RAS to CAS delay : nb. de cycles pour passer d'une ligne à une colonne• RAS active time : nb. de cycles d'accés à une ligne.

Il s'agit d'une EEPROM lue par le BIOS si l'utilisateur choisi le réglage « auto ».

Page 19: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Les bus du Pentium4

Page 20: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Choisir une carte mère constructeurs

réf processeur chipset FSBus (MHz)

mémoire Bus AGP

Controleur

Asus P4PE Pentium4 845PE/ICH4 400 3x DDR SDRAM

4x 2UltraDMA-33/100

Asus P4S800 Pentium4 648FX/963L 400/800 3x DDR SDRAM

8x 2UltraDMA-33/133

Asrock P4VT8 Pentium4 VIA PT800 533/800 3x DDR SDRAM

4x/8x 2ATA- 33/133

Asus A7V266 Athlon XP VIA KT266 200/266 2x DDR SDRAM

2x/8x 2UltraDMA-66/133

Asus A7V600 Athlon XP VIA KT600 200/400 3x DDR SDRAM

8x 2UltraDMA-100/133 2ATA RAID1

MSI KT4AV Athlon XP VIA KT400 200/333 DDR-SDRAM

4x/8x UltraDMA-66/133

Page 21: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Controleurs de périphériquesSystème EIDE/ATA

33Mo/s à 160Mo/s

disque scannerCd-rom

Contrôleur

Système SCSI

20Mo/s à 160Mo/s

disque scannerCd-rom

Contrôleur

1 à 4 périphériques 1 à 15 périphériquestype Débit type Débit EIDE/UltraDMA-33 33Mo/s Ultra SCSI 20Mo/s EIDE/UltraDMA-66 66Mo/s Wide Ultra SCSI 40Mo/s EIDE/UltraDMA-100 100Mo/s Ultra 2 SCSI LVD 80Mo/s EIDE/Ultra ATA 160Mo/s Ultra 320 SCSI-3 320Mo/s

L’interface serial ATA permet des débits de 150Mo/s à 600Mo/s avec l’ATA IIL’interface serial ATA permet des débits de 150Mo/s à 600Mo/s avec l’ATA II

Page 22: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Organisation d ’un disque dur

Support magnétique

Tête de lecture/écriture

secteur

piste

Empilement de pistes

Piste 0 pour le répertoire (FAT, NTFS)

L ’empilement de secteurs constituent un bloc (4Ko par défaut)

Page 23: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Ecriture sur disque durLe formatage consiste à créer les pistes, les secteurs et le répertoire en piste 0

Sensde rotation2-un pointeur vers le 1er secteur

libre est mémorisé

1-A sa création, le nom du fichier et ses caractéristiques sont inscrits dans le répertoire

3-le fichier est écrit par bloc de 4Ko (valeur par défaut)

4-le bloc contient un pointeur vers le bloc libre suivant

Page 24: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Les performances des disques dursSeagate18LP

SeagateX15

WD183F

Seagatebaracuda

WDCaviar

Capacité(Go) 18.2 18.4 18.3 20.4 20

interface Ultra2/160 CSI

Ultra160SCSI

Ultra2SCSI

UltraATA

UltraATA

Débit int. (Mb/s) 193-308 395-492 364

Débit ext. (Mb/s) 80/160 160/200 80 100 100

Tempsd’accès(ms)

2.99 2 2.99 4.16 4.2

Rotation (T/mn) 10K 15K 10K 7.2K 7.2K

Mémoire (Mo) 4 16 2 2 2

Discs/têtes 6/12 5/10 4/8 2/4

Octets/secteur 512 512 512 512 512

Taux d’erreur 10-15 10-15 10-14 10-14 10-14

Page 25: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le lecteur CD-ROM

Diode laser

prisme

Lentille convergente

Couche réfléchissante

Diode photosensible

Faisceau laser sur 780nm

• La présence de cuvettes plus ou moins profondes provoque une différence de réflectivité ;• la diode photosensible transforme la différence de luminosité du faisceau réfléchi en signal électrique

Page 26: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le graveur de CD-ROM

Diode laser

prisme

Lentille convergente

Couche réfléchissante

Diode photosensible

Faisceau laser de longueur d ’onde variable

Couche diélectrique

Couche d ’enregistrement

• La variation de longueur d ’onde du faisceau modifie la température de la couche d ’enregistrement ;• à la lecture, la couche d ’enregistrement laissera passer plus ou moins le faisceau ce qui modifiera l ’intensité du faisceau réfléchi.

Page 27: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le lecteur DVD

Diode laser

prisme

Lentille convergente

Diodes photosensibles

Faisceau laser sur 780nm

• Les lecteurs utilisent 2 faisceaux laser à 780nm et 635/650nm ;• la 1ère couche gravées est semi-réfléchissante ;• chaque faisceau lit une couche ;• la capacité peut atteindre 9.4Go.

Faisceau laser sur 635/650nm

Couche réfléchissante

Couche de polycarbonate

Couche semi réfléchissante

Page 28: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

CD-ROM : les caractéristiques

Pistes : 1,6µ de large pour 1,12µ de profondeur séparées de 3,56µ

Temps d’accès : 70ms à 240ms en moyenneMémoire cache : 128Ko à 256KoVitesse de lecture: 1x à 52x 153Ko/s de débitInterface : IDE ou SCSI

Page 29: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Se retrouver dans la terminologieLes standards :• CD-R (Compact Disc Recordable) d ’une capacité de 650Mo ;• CD-RW (Compact Disc Recordable & Rewritable) peut être gravé un

millier de fois ;• DVD-Rom (Digital Versatile Disc) de capacité 6 fois supérieure à un CD-

Rom, utilisé pour stocker de gros volumes de données ;• 2 formats pour les DVD ré-inscriptibles :

– DVD-R/DVD-RW du DVD Forum utilisent un format proche des CD ;– DVD+R/DVD+RW porté par Sony au sein de la DVD+RW Alliance

autorise une correction d’erreur• DVD-Vidéo sert au stockage des films à une capacité de 4.7Go par couche :

– DVD-9 - simple face/double couche – capacité 8.5Go ;– DVD-10 - double face/simple couche – capacité 9.4Go ;– DVD-17 - double face/double couche – capacité 18Go

Les caractéristiques :• multisession est une méthode d ’écriture en plusieurs fois (14Mo à chaque fois) ;• Temps d ’accès est le temps moyen nécessaire pour atteindre une donnée ;• 24x est le débit théorique de lecture/écriture en multiples de 153Ko/s.

Les caractéristiques :• multisession est une méthode d ’écriture en plusieurs fois (14Mo à chaque fois) ;• Temps d ’accès est le temps moyen nécessaire pour atteindre une donnée ;• 24x est le débit théorique de lecture/écriture en multiples de 153Ko/s.

Page 30: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Les bus externes se diversifient

• 4 types : – port parallèle (Lpt) : imprimantes ; scanners– port série (Com) : modem ; synchronisation de PC– USB : claviers ; joystick ; caméras– FireWire : vidéo

Carte FireWire Extension USB

Page 31: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Les bus externes autorisent le haut débit

IEE1394-A FIREWIRE

IEE1394-B FIREWIRE 2

USB 1 USB 2

PORT SERIE

Débit max (Mb/s) 12/50 100/400 1.5/12 30-480 0,128

Nb de périphériques 1023 * 63 127 1/0.port

Lg du câble (m) 4.5 5 50-1K

connexion Hot-plug² Hot-plug

connecteur 4 broches 6 broches 4 broches types A ou B DB 9 ou DB25

remarques Modes de transmission asynchrones ou isochrones1

Auto- alimentation (limitée à 100mA)

1 transmission isochrone : assure un débit constant approprié au données audio et vidéo

2 Hot-plug : procédure autorisant la connexion à chaud (mais pas la déconnexion à chaud)

USB Universal Serial Bus

Page 32: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Firewire : connectique et protocole

Protocoles • adressage sur 16 bits (pont sur 10 bits + périphérique sur 6 bits) autorisant jusqu’à 65535 périphériques• Modes :

• asynchrone de type send & wait donnant un débit variable • isochrone sans accusé de réception donnant un débit constant

• Transfert de données en mode asynchrone :• fonction arbitrage pour le contrôle du bus (droit à émettre)• fonction transmission des données• fonction acquittement

Connecteurs 1394-a

531642

1 + 24VmasseSignal B-

23

4 Signal B+Signal A-Signal A+

56

4 119951995 2000 « mini-DV »2000 « mini-DV »

Connecteurs 1394-b

bilingualbilingual bêtabêta

Page 33: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

USB : connectique et connexion

Connection à chaud (Hot plug) :• le hub détecte l’ajout d’un périphérique par le changement de tension entre les fils « signal+ » et « signal- »• le hub envoie un signal d’initialisation pendant 10ms (le périphérique est alors alimenté)• le hub interroge les anciens périphériques pour connaître leur identifiant• le périphérique envoie ses caractéristiques (nom, type, version)• l’ordinateur charge le pilote correspondant

Déconnexion à froid :Attention : une déconnexion à chaud peut détériorer les composants

• désactiver le périphérique (icône « éjecter le matériel » dans la barre d’outils)• Attendre le message « le périphérique peut maintenant être enlevé en toute sécurité »

Connecteurs 1 + 5VSignal+Signal-

234 masse

Page 34: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

USB : protocole maître-esclave

Protocole de type maître-esclave par scrutation :• l’ordinateur interroge toutes les millisecondes un périphérique connecté• chaque périphérique interrogé indique s’il a ou non des données à transmettre• l’ordinateur envoie un paquet de commande indiquant le type et l’identifiant du périphérique autorisé à émettre• le périphérique procède à l’envoi de son ou ses paquets de données• l’ordinateur acquitte les données reçues

Page 35: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Bluetooth (802.15) : périphériques sans fils

• Bluetooth : une technologie radio pour des transmissions courtes distances :– composants économiques (5 Euros) à faible consommation (100mW à

100m) ;– canaux libres de droits (2,4 GHz - 2,4835GHz plage d'environ 1 MHz) ;

• débits importants : 1 Mb/s ;• communication de 80 périphériques :

– réseaux « piconet » de 8 périphériques max de type « Maître-esclave » ;– interconnexion possible de 10 réseaux ;– chaque périphérique est identifié par une adresse ;

Assistantpersonnel

ClavierSouris

Ordinateur

Réseau « maître-esclave » :Le maître interrogeles esclaves l ’unaprès l ’autre

Page 36: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Bluetooth : un protocole maître-esclave

ClavierOrdinateur

Le maître cherche un esclave1,28s/2,56s

L’esclave envoie son identifiantSynchronisation sur une fréquence Acquittement par l’esclave

2e Acquittement par l’esclave

Le maître interroge l’esclave

L’esclave envoie ses données

625µs

Établissement de la connexion

Echange de données

Page 37: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Bluetooth : un protocole maître-esclave

Clavier

Ordinateur

625µs

Souris

Exemple d’échange de donnéesExemple d’échange de données

Page 38: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Installation : logiciels puis périphérique

Etape 1 : installer les logiciels fournis avec le périphérique ;Etape 2 : éteindre l’ordinateur ;Etape 3 : allumer le périphérique « Bluetooth puis l’ordinateur.Cet icône apparaît, etl’assistant démarre.

Etape 1 : installer les logiciels fournis avec le périphérique ;Etape 2 : éteindre l’ordinateur ;Etape 3 : allumer le périphérique « Bluetooth puis l’ordinateur.Cet icône apparaît, etl’assistant démarre.

Etape 4 : la carte Bluetoothdétecte le périphérique ;Etape 6 : l’assistant va établir le lien avec le périphérique (appairage). Cet appairage peut utiliser une clé de sécurité choisie par l’utilisateur ou imposée par le périphérique

Etape 4 : la carte Bluetoothdétecte le périphérique ;Etape 6 : l’assistant va établir le lien avec le périphérique (appairage). Cet appairage peut utiliser une clé de sécurité choisie par l’utilisateur ou imposée par le périphérique

Page 39: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Une clé de sécurité pour l’appairage

Périphérique à appairer

Saisir les chiffres de la clé

Page 40: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

La carte graphiqueUn processeur + de la mémoire + RAMDAC

Page 41: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

La carte graphique• La mémoire vidéo :

VRAM (VideoRAM) à double accèsSDRAM (Synchronous Dynamic RAM) DDR SDRAM à double accès (lecture/écriture)

Le RAMDAC :Transforme les données mémorisées en signaux d’affichage vidéo

• L’accélérateur graphique :Gère l’affichage des fenêtres sous windowsExécute les fonctions de la Graphic Device Interface

• Le bus vidéo :AGP (Accelerated Graphic Port) pour les cartes graphiques 3D

Page 42: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

La 3D : un maillage de polygones courbes

Plus le maillage est fin, plus la forme est précise, plus les calculs sont nombreux

Page 43: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

Le GPU : une chaîne de calculs complexes

• L’interpolation des polygones pour augmenter la granularité• Les calculs de déformation des polygones assurés par le vertex pipeline• Traitements avant affichage comme l’élimination des parties cachées (clipping) et la construction des primitives (tramage)• Le traitement des pixels pour l’obtention de la texture (pixel pipeline)

• L’interpolation des polygones pour augmenter la granularité• Les calculs de déformation des polygones assurés par le vertex pipeline• Traitements avant affichage comme l’élimination des parties cachées (clipping) et la construction des primitives (tramage)• Le traitement des pixels pour l’obtention de la texture (pixel pipeline)

Le traitement des données nécessite une chaîne de calculs utilisant :

• les informations liées aux polygones (les primitives)

• Les vecteurs constitutifs des polygones (les vertices)

Le traitement des données nécessite une chaîne de calculs utilisant :

• les informations liées aux polygones (les primitives)

• Les vecteurs constitutifs des polygones (les vertices)

Chaîne de traitement graphique (www.matbe.com)Chaîne de traitement graphique (www.matbe.com)

Page 44: Architecture des ordinateursperso.u-pem.fr/present/supports/pdfsrc/archipc.pdf · 2005. 11. 13. · IUT de MLV architecture des ordinateurs © D. PRESENT Des composants reliés par

IUT de MLV architecture des ordinateurs © D. PRESENT

La carte graphique F µP mémoire Bus AGP Connecteur

vidéo/DVI OpenGL

Nvidia Geforce 6800GT

350MHz 256Mo GDDR3

8x 32Go/s

Oui/oui oui

Nvidia GeForce4 Ti

300MHz 256Mo DDR

8x (10,4Go/s)

Oui/oui oui

ATI Radéon X1800

625MHz 512Mo GDDR3

8x 48Go/s

Oui/oui oui

ATI Radeon 9800XT

412MHz 256Mo DDR

8x 23,4Go/s

Oui/oui oui

Evolution des cartes graphiques :• multiplication des processeurs graphiques (jusqu’à 8 actuellement)• parallélisme des calculs (pixels pipelines et vertex pipelines)• intégration d ’un tuner pour recevoir les chaînes de télévision ;• intégration d ’un décodeur MPEG2 pour la visualisation de vidéo