MICRO ELECTRONIQUE Séquence 1 : GENERALITES

MASTER PRO 2 EN TELECOMMUNICATIONS

MICRO ELECTRONIQUE

Squence 1 : GENERALITES Equipe des concepteurs :

- Jean KAMDEM - Pierre TSAFACK

Le contenu est plac sous licence /creative commons/ de niveau 5 (Paternit, Pas d'utilisation

commerciale, Partage des conditions initiales l'identique)..

REPUBLIQUE DU CAMEROUN Paix - Travail Patrie

--------------------- UNIVERSITE DE YAOUNDE I

---------------------- ECOLE NATIONALE SUPERIEURE

POLYTECHNIQUE ----------------------

REPUBLIC OF CAMEROUN Peace - Work Fatherland

-------------------- UNIVERSITY OF YAOUNDE I

-------------------- NATIONAL ADVANCED SCHOOL

OF ENGENEERING --------------------

Getel / ENSP Master FOAD Tlcommunications

Gnralits

Llectronique moderne est une grande consommatrice de technologies sophistiques. Elle se subdivise en 2 parties essentielles :

- Le circuit imprim (ou macrolectronique ) - La microlectronique

Le circuit imprim est bas sur une technologie qui consiste graver des pistes conductrices sur un support isolant, puis souder les diffrents composants (passifs et actifs) sur les terminaisons de ces pistes, ralisant ainsi les interconnections permettant de constituer un ensemble lectronique fonctionnel (monter une carte).

La micro-lectronique soccupe de la conception (CAO) et la fabrication de circuits lectroniques varis, sous un volume extrmement rduit (plusieurs centaines de composants par mm3 pour le circuit intgr).

La technologie micro-lectronique est particulirement dveloppe. Elle comprend les principales branches suivantes :

a. La technologie du composant discret qui consiste en la fabrication puis la mise en boitier de transistors et diodes individuels.

b. La technologie du circuit hybride qui met en uvre la gravure directement sur un support isolant (gnralement en Alumine), de composants passifs (rsistances, selfs, capacits) et des pistes conductrices, puis effectue la soudure sur ce support de composants actifs ltat de chips (puces lectroniques).

c. La technologie du circuit intgr (C.I) qui permet de raliser partir dun mme substrat semi-conducteur (Si, CuAs, ) des fonctions lectroniques compltes incluant transistors, diodes, capacits, selfs, rsistances et interconnections mtalliques, le tout sur une surfaces allant de quelques mm quelques cm. On obtient alors un chip ou une puce.

Le nombre de composants/chips peut varier de quelques milliers plusieurs centaines de milliers.

SSI (small scale integration) 1000 par puce


MSI (medium scale integration) 1000 10000

LSI (large scale integration) 10000 n x 100000

VLSI (very large scale integration) 105 plus de106.

La Silicon Valley aux USA est rpute pour son activit en circuits intgrs.

I. Les composants actifs dans les circuits intgrs

Les principaux composants actifs utiliss dans les circuits intgrs sont les suivants :

- MOSFET - FET - Diodes (PN, Schottky, Photodiodes) - Transistors bipolaires (PNP, NPN) - Phototransistors

MICROELECTRONIQUE OPTOELECTRONIQUE

COMPOSANTS DISCRETS CIRCUITS INTEGRES CIRCUITS HYBRIDES

BIPOLAIRES (TRANSISTORS)

MOSFET FET COUCHES MINCES

COUCHES EPAISES

MEMOIRES LOGIQUES ANALOGIQUE LINEAIRE OU NON

CCD ET

BBD


MICRO ELECTRONIQUE

Squence 2 : MODELISATIONDUMOSFET(METALOXYDESEMICONDUCTORFET),DELAJONCTIONP+N

ETDUTRANSISTORBIPOLAIRE. Equipe des concepteurs :







POLYTECHNIQUE ----------------------




OF ENGENEERING --------------------


2- Modlisation du MOSFET (Metal Oxyde Semiconductor FET), de la jonction P+N et du transistor bipolaire.

Le MOSFET est le composant le plus utilis dans la ralisation des circuits VLSI (processeurs mmoires). Sur le plan discret, le MOSFET est aussi un composant de puissance. Structure de base

Substrat type P pour MOSFET canal N

Substrat type N pour MOSFET canal P Analyse qualitative Configuration du canal et de la charge despace pour de faibles valeurs de VDS.

Le mtal de grille et le substrat P forment avec lisolant de trs faible

paisseur d, un condensateur plan de valeur

La d.d.p VGS > 0 entre la grille et le substrat provoque une migration des lectrons vers la surface du substrat sous la grille.

Pour VGS = VT > 0, il se produit une inversion de population dans une mince couche entre les 2 zones N+ (canal), le matriel qui tait P devient N dans le canal

La d.d.p VDS provoque le passage dun courant ID entre drain et source.

Vgs < VT MOSFET bloqu ID = 0


Vgs = VT apparition dun canal ID nait

Vgs > VT accroissement des porteurs majoritaires (lectrons) dans un canal ID croit

2-1-Expression du courant ID (VDS, VGS) en zone non sature (faibles valeurs de VDS)

Figure

= champ dans lisolant

= champ dans le canal

Pour X = L on a V (L) = VDS

On suppose que lpaisseur de loxyde est nettement suprieure celle du canal conducteur la charge dveloppe dans le canal sera donc surfacique de densit .

Le champ lectrique dans lisolant est gale au champ en surface, gale (daprs la loi de Gauss). (Permittivit relative de

loxyde).

Par ailleurs le champ dans loxyde est uniforme o =

d.d.p supporte par lisolant labscisse x. On a

La couche dinversion supporte VT. Cest VT qui permet la couche dinversion de tenir sur place. Do or


ou est gal la densit surfacique de courant, Z = largeur du

MOSFET.

et = vitesse des porteurs .

On pose

Do

Pour VDS


Donc quand VDS croit Vi (L) diminue jusqu 0.

Vi(L) diminue jusqu ce que le canal disparaisse en x = L le canal est pinc.

Vi(L) = 0 VDS = VDSAT = VGS - VT

Il vient

Quand VDS > VDSAT, le point de pincement recule vers la source.

est le champ de jonction en inverse qui propulse les lectrons vers le drain.

N+

ID c

VGS > VT VDS = VDSAT

Drain constant

N+

0 L

ID 10

9

8

7

6

5

VDS

VGS (V) =

Canal N Zone

linaire

Zone


Schma symbolique

Ou

MOSFET Canal N enrichissement

ID > 0 VDS > 0 VGS > 0 VT > 0

Les autres types de MOSFET

MOSFET Canal P enrichissement

ou

ID

VT VGS

G

G

S

G

D

Substrat

S

G

D

S

G

D

S

VDS < 0

VGS < 0

VT < 0


MOSFET dpltion Canal N

Un canal est prtabli. Ainsi, pour annuler le courant ID, il faut appliquer une ddp VGS = VT < 0 destine vacuer tous les lectrons du canal conducteur.

-5

ID

VDS

VT ID

VGS

ID < 0

-4

-3

-2

N+ N+ Canal N prtabli


ou

VDS > 0 VGS > 0 ou VGS < 0

MOSFET Canal P dpltion

VDS < 0 VGS > 0 ou VGS < 0 ID < 0

0

ID

IDSS = ID (VGS = 0)

ID

-2

G D

G

S

G

S

2 ID

VDS

1

0

-1

VT VGS

VDS

ID

VG

IDG

-1

0

-2

0

1

2

3


Lanalyse qui vient dtre effectue montre que pour VDS > VDSAT, on a ID = IDSAT = constante. Ce qui indiquerait que la conductance de sortie gd est nulle. Dans la ralit gd est faible et non nulle. Une analyse plus rigoureuse doit tenir compte :

- De la prsence de porteurs libres entre le point de pincement et le drain.

- Dune paisseur non nulle du canal - Dune densit non uniforme des porteurs dans le canal.

2-3- Modlisation du MOSFET pour la CAO des circuits intgrs

Le schma lectrique du MOSFET dpend du domaine dutilisation alors que le modle essai de couvrir tous les domaines : rgime petits signaux, rgime de commutation, amplification grand signaux, basses frquences, hautes frquences.

Les lments qui entrent dans les diffrents schmas du MOSFET peuvent tre localiss dans la structure du composant daprs le schma ci-dessous.

CSB

RS N+

CGS

CGB CGD

CDO CSO

G D S

SiO2 SiO2

D2 D1

N+ RD

CD

Substrat


D1 et D2 sont toujours en inverse. RS, RD = rsistances daccs de source et de drain.

CGSO, CGDO = capacits doxyde vues depuis le canal

CGB = capacit doxyde vue depuis le substrat

CGO, CDO = capacits doxyde dues aux dbordements du mtal de grille ct source et ct drain.

CSB, CDB = capacits de fonctions en inverse (capacit de transition)

D1, D2 = diodes en inverse.

Etat du Canal N

Bloqu VGS < VT

Zone ohmique VDS < VDSAT

Zone Satur VDS > VDSAT

CGSO 0 COX 2/3 COX CGDO 0 COX 0 CGB COX 0 0

2-3-1- Le MOSFET en rgime linaire (petit signaux) BF / HF

On suppose VGS > VT ; source relie au substrat.

CGS, CDS, CGD sont dduit des capacits de la structure en fonction des rgimes saturs ou non.

G RD D

CGgmVgCG CDs

RS

Vgs

S


Cest la linarisation autour du point de fonctionnement.

Nota : aux basses frquences, on peut ngliger toutes les capacits.

2-3-2- Modle de MOSFET en rgime de commutation ou en forts signaux.

Dans ce cas, le dispositif est en rgime non linaire.

Pour la conception des circuits, ces modles sont introduits dans des programmes de simulations de circuits lectroniques sur ordinateurs tels que ASTECS, SPICE, etc.

2-3-3 Le MOSFET vu comme un interrupteur command

Canal N

On a vu que si VGS < VT alors le canal nest pas encore tabli et ID = 0. Si VGS > VT alors ID 0.

D

RD CD CD

CGDO

CGB

CGSO

CSO RS

S

CSB

D1

D2 ID

B G


Canal P

Si VGS > VT alors ID = 0

Si VGS < VT alors ID 0

Do les schmas symboliques :

En pratique le substrat est reli la masse (NMOS) ou VDD (PMOS) pour ce type dutilisation.

Pour que le MOSFET reste dans les conditions normales de fonctionnement, on doit veiller ce que :

-Le potentiel du drain reste suprieur celui de la source pour le MOSFET canal N -Le potentiel de la source soit suprieur celui du drain pour le MOSFET canal P


2-4- Modle de la fonction PN (diode)

Cas de la fonction P+N

Figure

RF = RF1 // RF2 : rsistance de fuite due aux courants de surface

Rs = Rp + RN1 // RN2 : rsistance srie daccs

CT = Capacit de transition : o m est voisin de 2

C0 = CT (Va = 0)

= potentiel interne de la jonction

CD = Capacit de diffusion.

avec 1< n < 2

2-5- Modles de transistor biplaire (BJT)

Il existe deux types de BJT :

Le NPN


Le PNP

2-5-1- Rappel de leffet transistor

-Jonction BE polarise en direct -Jonction CB polarise en inverse

Si lpaisseur de base est suffisamment infrieure la longueur de diffusion des trous alors la grande majorit des trous injects par lmetteur dans la base, arrive dans la charge despace de la jonction CB, sans tre recombin. Ces trous (qui sont alors des porteurs minoritaires dans la base) vont tre balays dans le collecteur par lintense champ lectrique qui rgne dans

cette charge despace avec .

Il vient :

Do IC = NIP - InC = N(IE - InC) - InC IC = NIE - NInE - InC.

On pose ICB0 = InC + NInE


N = gain en courant en montage B C.

On a aussi IC = IE IB

On pose

Do . = gain en courant ou E.C

On pose ICE0 = (1 + )ICB0

2-5-2- Modle de transistor bipolaire

En rgime dynamique petits signaux, on adopte le modle de Giacoletto. En rgime de commutation, le modle dEbers-Moll est adopt. On le complte avec les lments passifs convenables.

VCE=Cte IC IB = Cte

VCE

IB = Cte

0

V (VBE)

VCE=Cte

IB


D3 modle la dfocalisation dans la rgion de base.

CTE, CTC = capacit de Transition

CDE, CDC = capacit de diffusion


MICRO ELECTRONIQUE

Squence 3 : LESCIRCUITSINTEGRESNUMERIQUES Equipe des concepteurs :







POLYTECHNIQUE ----------------------




OF ENGENEERING --------------------

Getel/ENSPMasterFOADTlcommunications

3LESCIRCUITSINTEGRESNUMERIQUES31Matrialisationdesfonctionslogiques311Gnralits

Lassociationdes lois+(OR), .(AND),NOTet B2 = {0,1}permetdeconstituerunealgbredecommutation. Ce qui permet deffectuer toute opration logique, mais aussi tous les calculsmathmatiquesdansR ou C, travers lalgbre linaire.La matrialisation des fonctions logiques consiste trouver une grandeur physique ne prenant que deux valeurs dans ses tats stables, ainsi que le dispositif pouvant provoquer le passage de lun des tats lautre : cest la porte (ou linverseur) logique de base.En lectronique les grandeurs utilises sont le courant et la tension. Par convention, on associe llment x B2 la tension Vx de la manire suivante :

cestlalogiquepositive

X100111000

cestlalogiquengative,beaucoupmoinscourant.

Exempledematrialisationdelaportelogiquetrssimple

VX


Onvoitque

LacompatibilitentresortieOnconstatesurlaporteprcdenteque:LeniveauhautlentreestVe=0,7V.LeniveauhautlasortieestVs=5V.Ilyadoncincompatibilitdesniveaux. Une porte ne peut pas attaquer directement une autre.Voici une solution pour cette porte

En effet si Ve = 5V alors VBE = Ve R1IB ,le BJT est satur VS = VCSAT ; 0V (0 logique).Si Ve = 0V (0 logique) alors BJT bloqu VS = 5V (1 logique). Il sagit dun inverseur. Cest une porte lmentaire.


312Caractristiquesfondamentalesduneportelogique3121FonctiondetransfertVS=f(Ve)

IlsagitdecourbereliantlatensiondesortieVslatensiondentreVe.Onparleaussidecaractristiquedetransfert.ConsidronslaporteRTL,noncharge

On

OnvoitquelacourbeVS=f(Ve)dpenddeetdeVBEor

Tdonne.Lafonctiondetransfertseradoncnonlinaire.


QuandVCvarie,lepointdefonctionnementdfinissantVSsedplacesurladroitedecharge.a) RgionIII

PourIB1


NBPourquelaportefonctionnecorrectement,ilestncessairequesongain 11 1R

h R soit>1enmodule.LazoneIIcorrespondlazonedetransition.

3122NiveauxlogiquesSoitunechanedinverseurslogiquesconnectsensrieetattaqusparVe1.

La tensiondentreduneporteest la tensiondesortiede la prcdente; pour p suffisammentimportant,lestensionsquiattaquentlesportesdeviennentintrinsques.Traonssurunmmegraphique,lesfonctionsdetransfertVS(2p+1)=f(Ve2p+1)etVS2p=f(Ve2p)avecVS2p=Ve(2p+1)etpassezlev.SitouteslesportessontidentiquesalorslescourbesVS=f(Ve)desportesderangpaireseronttoutesconfonduesen(2)etlescourbesVS=f(Ve)pourlesportes2p+1sontconfonduesen(1),lescourbes(1)et(2)tantsymtriquesparrapportla1rebissectrice.

LespointsAetBdfinissentlesniveauxlogiquesintrinsquesc'estdireVe=VA(x=0)VS=VB(y=1)Ve=VB(x=1)VS=VA(y=0)

3123ImmunitaubruitDfinition

VB

VS

(1)

(2)

VA

VBVA VTVS

B

A VS =


Limmunit aubruit est unenotionquipermet decaractriser lacapacit duneporte logique,maintenirsasortie,leniveaulogique(1ou0)quiyestprsent,lorsquellesubiesonentre,unetensionparasiteinduitepourunecausequelconque.SoitlinverseurprcdentoVe=VAVS=VB

Aveclegrapheprcdent,montranten(1)VS =f(Ve)indiquequesiparexempleuneimpulsionparasitepositivesesuperposeVAalorsonauraVe=VA+(t)etleniveaulogiquedesortieauratendance de passer de ltat 1) vers ltat 0. Mais il est vident que tant que lon aura

,laportenechargerapasdtat.VTVAestdoncunemesuredelimmunitaubruitsurleniveaubas.Demme,VBVTestunemesuredelimmunitdubruitsurleniveauhaut.Cettedfinitionesttoutefoisinsuffisanteenpratique,carlacaractristiquedetransfertduneportelogique est susceptible de varier en fonction notamment des dispositions des circuits ou de latemprature.Doladfinitionnormalisesuivante:

OninclutlafonctiondetransfertdansungabaritdfiniparlespointsAetBetlesvaleursVOHMetVOLmprisarbitrairement(VOHMetVOLmdpendentgnralementdelatensiondalimentationetdescomposantsactifsutiliss)danslequelsetrouvelafonctiondetransfertstatique.VOHM:niveauhautmaximumVOHm:niveauhautminimumVOLM:niveaubasmaximumVOLm:niveaubasminimum(VIA,VIB)limitesdelazonedetransition

Donc 0logiqueensortie


1logiqueensortie

LesmargesdebruitML=VIAVOLM=margedimmunitdubruitsurltatbasMH=VOHMVIB=margedimmunitdubruitsurltathaut

3124entrance(fanin)etsortance(fanout)Considronsuneportelogiquequienattaqueplusieursautres

Quandlasortieestauniveauhaut,onaVs=VSH=ER(IC+IS)avec

Donc, il y aura diminution du niveau logique haut diminution de la marge du bruit.Le fan out est un nombre N correspondant au nombre maximum de portes logiques de mme famille, qui, connects la sortie dune porte donne, provoqueront lapparition dune marge dimmunit au bruit gale) 0.Le fan in est une notion reli au courant de commande dune porte logique.


On voit que :Si Ve = VH alors I1 = IBSATSi Ve = VI alors I1 # 0

3-1-2-5 Temps de propagation

On constate que la porte ne change dtat en sortie quaprs les dlais tPHL et tPLH. Ceci est d au temps de charge et de dcharge de capacit intrinsque des transistors et des capacits parasites apportes par les interconnections et les portes connectes la sortie dune porte.tPHL : temps de propagation pour un passage de 1 0 en sortie.tPLH : temps de propagation pour un passage de 0 1 en sortie.

est le temps de propagation moyen de la porte.Les temps de commutation tr et tf sont respectivement les temps de passage de


0 1 (rise) de 1 0 (fall) des fronts de monte et de descente du signal la sortie dune porte logique.

Trettfsontmesursaupassage10%et90%desimpulsions(souventenpassage20%et80%enlogiquerapide).

313LesfamilleslogiquesUnefamillelogiqueestmatrialiselorsqupartirdecomposantsactifsetpassifsdonns,onpeutraliserlesoprateursAND,OR,NOT,formantainsiunsystmelogiquecomplet.Lesdiffrentesfonctionslogiquesdrivesdecesoprateursdebasesontralisessousformedecircuitsintgrs.MaiscausedesthormesdeMorgan,lesoprateursNANDetNORconstituentchacununsystmelogiquecompletunoprateurunique.

3131LescircuitslogiquesdiodesStructuredelaportedebase

Ona VS=ERIVD=VSVe

a. SiVDe0c'estdireVSVee0VeERIe0alorsladiodeestpassanteVs=e0+Ve

I

VS

VL

VH

10%

90%1

0

ttr tf


b. SiVD


Conditiondesaturation

OnaICSAT=IBO;

TserasatursiIB=IBSAT>IB0or .TsaturquandV1estauniveauhautc'estdireV1=E .OnchoisitengnralEVBE,EVCSAT

V1(V) V2(V)0 E=VHE VCSAT=VL

x1 x20 11 0

S tructuredelaporteNOR

NOT


StructuredelaporteNAND

Cettestructureestrarementutilisecausedufortcouplageentrelesentres(lasortiedela1reporteapporteunecontreractiontotaledanslentredela2me).LastructuredebasedelafamilleRTLestdonclaporteNOR(elleformedailleursavecB2unsystmelogiquecomplet).Remarque:laRTLestunelogiqueinjectiondecourantquineconsommedelapuissancequesurltathaut.

EneffetV1=VHbasedeI1absorbeuncourantI1.V1=VLI1=0.

AmliorationdelaRTL


Les capacits C permettent dacclrer la commutation des transistors meilleurs temps depropagation.CestlaRTLintroduiteparTexasInstrumentsen1961.

3133lafamilleTTL(TransistorTransistorLogic)LaportelogiquedebaseestlaporteNAND

Principedefonctionnementa. V1=V2=E(tathaut)


Les2diodesbasemetteursontbloquesalorsquelesdiodesbasescollecteurssontendirectepassagedeI1TsesatureVS=VCSAT(tatbas).

Dansltathaut,lecourantabsorbparD10D11estnul.b. V1=0 V2=E

I1estsaturVCE1=VCSATVDE=VCSAT IB=0TestbloqueVS=E(tathaut).OnconstatequilfauttireruncourantI1 lentremetteurdeT1).LaTTLestdoncunelogiqueextractiondecourant.

ProblmedestempsdemonteTretdedescentetf.Soituneportechargepardautresportes

SiVS =VSAT alorsCsedchargedansI1 satur, avecunetrsfaibleconstantedetemps(faiblersistancedesaturation).SiVS=EalorsCchargetraversRavecuneconstantedetemps=RC.


Solution

a. SiV1=0,V2=EalorsT2sebloque

Eet(1,6k)T3saturD3estendirect .tathaut.Csechargetravers130 plus faible.

b. SiV1=E,V2=EalorsT2satureT4satureVS=VCSAT.tatbas.

Or T3se


bloque. Ltage de sortie en (T3, T4) sappelle Totem ple et permet des temps de commutation 10 nS (tr, tf).

La porte NAND a le numro 5400/7400 (1re porte de la famille). La srie 54xx supporte -35 125 dans le boitier (contacter). La srie 74xx supporte 0 70C.

LaporteNOR

a. Si V1 ou V2 vaut E alors T2 ou T2 sera satur VS = VCSAT est ltat bas.

b. Si V1 = 0 et V2 = 0 alors T2 et T2 se bloquent T3 satur VS est ltat haut.

Les structures NAND et NOR 2 entres prcdentes sont aisment tendues jusqu 8 entres pour la NAND (transistor multi-metteur 8 metteur) et les entres pour la NOR.


Les diffrents circuits de sortiea. Le Totem-pole

b. Circuit open-collector

La rsistance de charge de T3 (Rext) doit tre mise en face (sur le circuit imprim) par lutilisateur. La ralisation de la fonction OU cables devient possible et permet un gain important en temps de commutation.


Le circuit SN7401 le permet.

c. Circuits 3 tats (tri-state) (0,1, haute impdance) de linverseur.


Montrer en TD que si contrle = 0 alors cest un NOT classique. Si contrle = 1 alors T5 et T6 sont simultanment bloqu, do ltat haute impdance pour S. (ce qui implique que pour tout x, S ne voit aucun signal T5 et T6 tant ouvert).Application

On valide seulement le (1), (5), (6) pour faire passer linformation x en S4 et S6. (2), (3) et (4) sont inhibes. C1 = 0.Quelques caractristiques de la famille TTL (srie 74xx)

Minimum

Maximum Unit

Tension dalimentation (E) 4,75 5,25 (V)Tension dentre niveau bas (0) 0,8 (V)Tension ngative lentre (input clamp) -1,5 (V)Tension dentre niveau haut (1) 2 E (V)Tension de sortie niveau 0 ( courant de sortie maximum) 0,4 (V)Tension de sortie niveau 1 2 (V)Courant dentre au niveau 0 (srie 74xx) -1,6 (mA)Courant de sortie en court-circuit (srie 74xx) -2 (mA)


3-1-3-4 La famille logique CMOSCMOS : Complementary MOS logicLemploi de MOSFET complmentaires (canal P et canal N) permet de raliser des circuits logiques dont la consommation est particulirement faible au repos.

A. Porte logique de base (inverseur CMOS)

SiVeE(niveauhaut)

Alors

ID=0 tatbas.

SiVeE(niveaubas

Alors

tathaut

LesdeuxMOSntantpassimultanmentconducteur,lecourantIDesttoujoursnuldanslestatsstablesconsommationnulle.Uneconsommationapparatseulementenrgimetransitoirecarilfautchargeretdchargerlescapacitsdesstructures.DolemodleencommutationdelinverseurCMOS.


xe=1 connectiondexS0

xe=0 connectiondexS1

UneparfaitematrisedelatechnologieapermisdedvelopperdesMOSFETtrsfaibletensiondeseuil(


CaractristiquedetransfertVS=f(Ve)Ellealalluresuivante:

RemarquesImportantes VLM=0,VHM=E

Legain estlevdanslazonedetransition

Cequientranedesmargesdebruitimportants Cettecourbeestobtenueenrsolvantlquation ;

Pourcelaonseplacedansles3domaines:a. PMOSbloquNMOSconducteurb. PMOSconducteurNMOSbloquc. PMOSetNMOSsimultanmentconducteurs.

Enpermanenceona

ExpressiondelatensiondebasculementVe=VBquandPMOSetNMOSsontenzonesatur.

VHM = E

VHm MH

VLVLM = 0 VB

ML


Avec ,Parconstruction,ona

Do .OnpeutdoncajusterVBlaidedurapport .Ilestparticulirement

intressantdeprendre

LalargeurduPMOSdoittredoubledecelleduNMOS.Cestcequonfaitenpratique.

VS

E

Ve

ZP < 2ZN

ZP = 2ZN

ZP > 2ZN


Variationdelafonctiondetransfertaveclatensiondalimentation

6

10

14

3 5 7

VS(V)

VS(V)

Ve

VDD= 14V

VDD = 10V

VDD= 6V

T = Constante


B. PorteNORNOR

LesubstratdetoutPMOSestportaupotentiellepluslevLesubstratdetoutNMOSestportaupotentielleplusbasEneffetlatensiondeseuilVTestenfaitVT=VGVB

OrpourlePMOSM3parexemple,onaVCeVSVGVBVSVB Enconsquence,ilapparatnettementque:

Si

CeciindpendammentdeVGVS=VGS


NOR3

NOR4estlemaximumAudelde4,onutiliseraplusieurscoucheslogiquesenappliquantlesthormesdeDeMorgan.ExempleNOR8(8entres)


C.PortesNANDNAND2

LessubstratsdetouslesNMOSsontlamasse,cequipermetdebloquerM1commeM2dsqueleurgrilleest0,etcecimalgrlacontreractionapporteparVDSdeM2.

NAND3

OnatteintNAND4(4entres)maximumenunecouchelogique.D.LeBufferenlogiqueCMOS(Amplificateurlogique)


Dfinition:unbufferouunamplificateurlogiqueestuncircuitquipermetdaccrotrelefanoutduneporte,enaugmentantlaquantitdecourantpouvanttrefournioureusasortie.

SiVe=0ouVe=VDDalorsM1ouM2conduitet(VDS)tendvers0.Do

. estuneconstantetechnologique.Parcontreonpeutaisment

changer dunMOSFET lautre sur la mmepuceet ainsi concevoirunbuffer la taillesouhaite.NB:Noterladiffrenceentreunamplianalogiqueetunamplilogique.Engnral, lesnumrosdesrie annoncent laprsenceou labsencedunesortiebufferiqueenCMOS.Exemple:

I. SrieMC14xxxBbufferedII. SrieMC14xxxUBUnbuffered


E.PortesTG(CMOSTransfertGatesouCMOSTransmissionGates)UneporteTGestuneassociationenparallledunPMOSetdunNMOS.


LesdeuxgrillesdesMOScomplmentairessontattaquspardeuxsignauxlogiquescomplmentairesCetE,permettantdebloquer(oudesaturer)simultanmentlePMOSetleNMOS.

- Si alors Ve=VS

xSdoncx=Saprsunedure=TPD.xeestdonctransfrdansS

- Si alors

Cestltathauteimpdanceensortie.


Schmarel

Mmechoseltatoff.

dansltatONdansltatOFF(trsleve)>1011

IlestvidentquelonaCe=CSparsymtrie.

Ilestclairquesi: ou alorslesgrillessontconnecteslamassedynamique.Dolamiseenparalllede(CGSPetCSBP),(CGDPetCSBP),etc.ApplicationdelaporteTG

d. Circuittristate

e. RalisationdelaporteXOR


Laporteclassiqueesten3coucheslogiquesoualors2couchessur.Cabl.AveclaporteTG,ona2couchesetmoinsdecomplexit.

f. Cellulemmoire

C=1 crituredanslacellule

C=0 Miseenmmoireetcriturepossible.


34FonctionsanalogiquesdelaporteTGc. Switchanalogique

ConsidronslemontagecidessousFigure

c. e(f) est un signal analogique.d. C et sont des signaux logiques complmentaires Si(C=1et )alorsleswitchestON

=Pertesdinsertion(dB).LesignaldesortieestattnuparrapportVe(f)mais

resteproportionnelVe(f).ExempleducircuitMC14016BdeMotorola.

100KHz

VB

10MHz

100MHz

f50MH

z Echellelogarithmique

Pert

es d

inte

rsec

tion

100KHz

10MHz

100MHz

f

100K R 1M

R = 10K

0

- 2

- 4

- 6

dB

R = 1K


Donccetteportesutilisejusqu10MHzsansproblme.Si(C=0et )qlorsleswitchestoffApplicationdirecte:lafonctionmuteoucoupuredesondansuneTVparlatlcomande

34.2Multiplexageanalogique.Considronslemontagecidessous:


LessignauxdecommandeC1,C2,C3,C4montrentquunseulswitchestONlafois.Doncdurantonaona ,etc.

Application:Oscilloscope2voies,48voiesanalogiques.


MICRO ELECTRONIQUE

Squence 4 : LESCIRCUITSINTEGRESANALOGIQUES

Equipe des concepteurs :







POLYTECHNIQUE ----------------------




OF ENGENEERING --------------------

4. Les circuits Intgrs analogiques

Le circuit intgr analogique permet la ralisation de fonctions lectroniques complexes sur une seule puce : amplificateurs divers, rgulateurs de tension, comparateurs, synchronisateurs, etc.

Le circuit intgr par rapport au circuit hybride permet daccrotre la frquence de travail (de quelques KHz plusieurs GHz). Davoir une meilleure fiabilit et stabilit.

Le circuit intgr analogique est beaucoup plus utilis en basse et moyenne puissance quen forte puissance

Compte tenu des faibles dimensions de la puce, les composants volumineux tels que les selfs ou les capacits de fortes valeurs sont vits. De mme les rsistances de forte valeur.

4-1 Exemple de conception : cas dun amplificateur oprationnel

En gnral, un ampli oprationnel doit satisfaire :

- Entres diffrentielles avec fortes excursions des tensions dentres

- Gain A0 trs lev aux BF

- Impdances dentre trs leves

- Faible impdance de sortie R0

- Frquence de transition fT trs leve. fT = frquence pour laquelle le gain vaut 0dB.

- Frquence de coupure basse nulle.

Cas du A741

(Tension diffrentielle)

A0 = 105 106 typique

Rdiff = 1M typique

R0 75 typique

fT 1MHz 5MHz

Getel/ENSP Master Foad Tlcommunications

4-1-1 Schma de principe de A741 et autres ampli oprationnels

- l'Etage diffrentiel d'entre assure un gain A0 lev.

- CC (capacit de compensation) assure une contre-raction permettant de limiter la rponse en frquence de lamplificateur une valeur qui empche la naissance doscillations parasites.

- Les couplages sont directs ; c'est--dire quon supprime les capacits de couplage qui occuperaient de la place sur la puce et la frquence de coupure basse est nulle.

- Cc est le composant qui occupe la plus grande surface sur la puce (capacit doxyde proportionnelle S)


La compensation

La compensation en frquence est essentielle dans un amplificateur oprationnel vu que le gain de Boucle ouverte A0 est trs lev.

Figure

Comme T1 T2 on a 2gm = (gm) = (gm)T2.

En premire approximation, on a avec do

or

. On prend I0 ~ 10A et f0 ~ 1MHz.

Alors . En pratique on adopte S = 105 m2 = 0,1mm2. Cest beaucoup sur la puce.

- Le A741 a une compensation interne.

- Le A709 nen a pas, il faut donc placer Cc lextrieur du chip (2 pins sont prvus ce sujet).


La rduction de la taille de CC ft donne

On a CC proportionnel I0. Ainsi, il suffit de donner I0 (mais sans changer la valeur du gnrateur de courant) en ralisant un transistor multicollecteur.

Avec ce montage, la sortie de lamplificateur diffrentiel prsentera

avec .

Pour n = 5 on a

Afin de gagner de la surface, les rsistances sont autant que possible remplaces par des charges actives BJT qui occupe moins de surface.

4-1-2- Schma complet du A741 de Texas instrument


1 page de garde des coursSeq_1_microelec2 page de garde des coursSeq_2_microelec3 page de garde des coursSeq_3_microelec4 page de garde des coursSeq_4_microelec

Documents

MICRO ELECTRONIQUE Séquence 1 : GENERALITES