29
Responsable : M. Donias

Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

  • Upload
    others

  • View
    8

  • Download
    0

Embed Size (px)

Citation preview

Page 1: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Responsable : M. Donias

Page 2: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Métiers et secteurs d’activité

Ingénieur d’études

Ingénieur R&D

Aéronautique

Automobile

Défense

Sécurité

Production

Télécommunications

Technologies de l’information

Biomédical

Page 3: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Signal ?

Véhicule « intelligent »

Vidéosurveillance

Vidéo mobile

Biométrie

Aide à la personne

H.265

4K

GPS 5G

Lidar Caméra optique

Caméra IR

Velodyne

Page 4: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Signal et Electronique

Signaux de sortie

System-C Langage C (+GPU)

Matlab

Données CAN

signal, image, vidéo

Page 5: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Enseignements

Projet/TD/TP

Image

Vidéo

Signal

Cours

Enseignement Intégré

« Numérique »

Langage C/GPU

Matlab

Implémentation

55 %

26 %

19 %

26 %

25 %

11 %

38 %

Thèmes Forme

Applications (~65%)

33 %

27 % 40 %

Page 6: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Organisation

E9TS-A Méthodes avancées en traitement du signal (46h)

E9TS-B Méthodes avancées en traitement de l'image et de la vidéo (53h)

E9TS-C Outils et algorithmie (50h)

E9TS-D Systèmes numériques pour le TSI (50h)

E9TS-E Projet avancé et applications (56h)

E9TS-F Culture de l’ingénieur (52h)

Numerus clausus à 18 étudiants

Page 7: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

E9TS-A Méthodes avancées en traitement du signal

TS324 – Filtrage numérique optimal et adaptatif niv. I – 21h

Intervenants : E. Grivel

Evaluation : compte-rendu de TP

TS312 – Traitement du signal radar – 12h

Intervenants : R. Cottron, B. Joseph et V. Corretja

Evaluation : examen écrit

TS315 – Processus aléatoires – 13h

Intervenants : V. Corretja et C. Magnant

Evaluation : examen écrit sans documents

2

1,5

1,5

Spectrogramme

Temps (s)

Fré

qu

ence

Page 8: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

E9TS-B Méthodes avancées en traitement de l’image et de la vidéo

TS327 – Vision par ordinateur – 25h

Intervenants : M. Donias et J. Moreau

Evaluation : rapport de projet

TS323 – Segmentation et morphologie – 28h

Intervenants : Y. Berthoumieu, Ch. Germain, J.P. Da Costa, L.

Bombrun et D. Duclos

Evaluation : examen écrit avec notes manuscrites

2,5

2,5

Page 9: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

E9TS-C Outils et algorithmie

TS322 – Langage C et GPU pour le TSI – 21h

Intervenant : M. Donias

Evaluation : examen écrit sur machine avec documents

TS326 – Reconnaissance de formes – 14h

Intervenants : M. Donias, J.P. Da Costa et L. Bombrun

Evaluation : examen écrit sans documents

TS320 – Techniques d’optimisation algorithmique – 15h

Intervenant : T. Southivong

Evaluation : rapport (par mail)

2,25

1,25

1,5

Page 10: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

EN309 – DSP sur composant programmable – 17h

Intervenants : D. Dallet

Evaluation : compte-rendu de TP

EN315 – Méthodologie de conception numérique – 20h

Intervenant : C. Leroux

Evaluation : contrôle continu et compte-rendu de TP

TS337 – Processeurs DSP pour l’embarqué – 13h

Intervenant : L. Lepauloux

Evaluation : compte-rendu de TP

E9TS-D Systèmes numériques pour le

traitement du signal

2

1,5

1,5

Page 11: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

E9TS-E Projet avancé et applications (1/2)

TS344 – Bureaux d’études Signal et Image – 11h

Intervenants : G. Ferré et J. Moreau

Evaluation : compte-rendu de BE 1

20 40 60 80 100 120

20

40

60

80

100

120

Dispense en cas de suivi du Master

Page 12: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

E9TS-E Projet avancé et applications (2/2)

PR309 – Projet avancé – 45h

Intervenants : D. Dallet, S. Doghraji, M. Donias, J. Moreau et

P. Vallet

Evaluation : rapport de projet et soutenance orale (en anglais)

4

Reconstruction 3D et suivi d’un objet Traitement d’images industrielles SAFRAN/TOTAL Analyse, indexation et synthèse d’images texturées Approches de segmentation super-pixel Mission de drône civil pour la surveillance de forêts Stabilisation pour la reconstruction d’images super-résolues Séparation aveugle de sources en radio-cognitive Traitement d’images sur GPU (CUDA/OpenCL/OpenMP) Chaîne de compression/décompression Jpeg sur FPGA Chiffrement ECC sur FPGA

Exemples de sujet (2006 à

2014)

Page 13: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Projet S9 (1/4)

Etude et simulation de techniques de goniométrie passive pour des antennes imbriquées

o Objectif : détecter de manière passive des sources électromagnétiques par l’estimation des angles d’arrivée et au moyen de deux réseaux d’antennes spatialement imbriqués

o Encadrant : P. Vallet

o Etapes Mise à niveau sur les bases théoriques du traitement d’antennes

Etude bibliographique sur les réseaux de capteurs imbriqués

Implémentation sous Matlab de quelques algorithmes choisis et comparaison des résultats obtenus

Page 14: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Projet S9 (2/4)

Traitement d’images numériques accéléré par CUDA

o Objectif : mise en œuvre de la technologie CUDA pour accélérer des algorithmes de caractérisation de textures volumiques

o Encadrant : M. Donias

o Etapes Etude bibliographique sur le calcul scientifique par CUDA

(applicatifs/bibliothèques disponibles, API, etc.)

Analyse d’une méthode tensorielle pour l’estimation de l’orientation et du calcul variationnel définissant les courbures gaussiennes

Implémentation GPU (CUDA) du calcul de courbure estimées à partir d’un code CPU (Langage C)

Etude comparative des performances (temps de transfert mémoire centrale/carte, temps de calcul, évaluation des latences, etc.)

Page 15: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Projet S9 (3/4)

Implantation d’algorithme de traitement du signal sur FPGA pour améliorer la linéarité

o Objectif : compensation des comportement non-linéaires des convertisseurs analogique numérique par une approche entièrement numérique

o Encadrants : D. Dallet (et Bryce Minger)

o Etapes Analyse d’un article de référence

Migration d’une version Matlab existante vers une version Simulink

Raffinement de l’architecture Simulink en virgule fixe en VHDL

Validation sous Simulink avec HDL Verifier

Page 16: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Projet S9 (4/4)

Reconnaissance de cartes de jeu – Application à la prise de décision au Blackjack

o Objectif : développer une application d’aide au jeu de Blackjack

o Encadrants : S. Doghraji et J. Moreau

o Etapes Détection et identification des cartes

Gestion des règles du jeu, du calcul des probabilités et de la mémorisation des cartes jouées

Interface graphique (acquisition des images et affichage des informations d’aide au jeu)

Page 17: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Intervenants extérieurs

Techniques d'optimisation algorithmique

o Tchi Southivong, Ingénieur Senior à ATEME (Leader DSP Coder Video)

Traitement du signal radar

o Rodolphe Cottron, Ingénieur Thales Systems Aeroportes o Bernard Joseph, Ingénieur Thales Systems Aeroportes o Vincent Corretja, Docteur Ingénieur Thales Systems Aeroportes

DSP

o Ludovick Lepauloux, Ingénieur Intel Mobile Communications

Segmentation et morphologie

o Daniel Duclos, Safran/Sagem, Responsable « Pôle Image » du groupe

Page 18: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Master 2 Recherche TdSI (Sciences de l’ingénieur/Mathématiques et interactions)

Initiation à la recherche

o Ingénieur

o Docteur (laboratoires privés ou publics)

UV Master en remplacement de modules TSI

o + Problèmes inverses (spécifique Master) – TS344 ~+35h

o Equivalence de notes pour les autres UV Master

Stage PFE à dominante recherche (soutenance et rapport supplémentaires )

Double diplôme = double interlocuteur, démarche administrative, …

Jean-François Giovannelli Courriel : [email protected] 05 40 00 31 76

Page 19: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Stages de PFE (2011/2012)

• Caractérisation de matériaux composites (Snecma)

• Détection de défauts aéronautiques (Snecma)

• Restauration d’images (EADS Cassidian)

• Contrôle de profondeur de champ (DXO Labs)

• Imagerie thermographique (NDT Expert)

• Détection de failles sismiques (TOTAL)

• Analyse chrono-stratigraphique (TOTAL)

• Correction de flou de bougé (Sagem DS)

• Analyse d’essais mécaniques par algorithmes évolutionnaires (CEA-CESTA)

• TNT ATSC/ISDB-T (NXP Semiconductors)

• Radionavigation GALILEO (Sagem DS)

• Modèles multiples (THALES)

• Commande vocale multi-locuteurs (THALES)

Signal

• (Dé)Modulateur sur FPGA (H2I-Technologies)

• Détection de contour IR sur FPGA (THALES)

• Mesure de pupille embarquées (UPFR Brésil)

Implémentation

Image

• Estimation de mouvement (Technicolor)

• Reconnaissance de la phase d’évolution de spécimen biologiques (Université d’Auckland)

Vidéo

Page 20: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Stages de PFE (2012/2013)

• Analyse de matériaux composites (Snecma)

• Reconstruction tomographique (Snecma)

• Système tactile à caméra infrarouge (THALES)

• Segmentation d’images 3D (VSG)

• Diagnostic de la peau du visage (Skin Labs)

• Détection d’indices d’hydrocarbures (TOTAL)

• Suivi et reconstruction de pipeline (TOTAL)

• Détection de défauts d’optique (CEA)

• Reconstruction de profondeur (Technicolor)

• Extraction des traits du visage (PicXel)

• Guidage IRM par ultrasons (LYRIC)

• Imagerie satellite très haute résolution (CNES)

• Algorithmes de pistage Radar (THALES)

• Modulation non-linéaire (THALES)

• Traitement Radar (THALES)

Signal

• Solutions de calcul CPU/GPU (THALES)

• Traitement d’images sur tablette numérique (DT2E)

• Caractérisation accélérée de brins d’ADN par GPU (Magellium)

Implémentation

Image

Page 21: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Stages de PFE (2013/2014)

• Couplage d’images optiques LMJ (CEA)

• Correction d’images plénoptiques (Technicolor)

• Détection de nappes de pétrole par imagerie Radar (THALES)

• Segmentation d’images sismiques (TOTAL)

• Calibration de caméra couleur (Barco)

• Eléments invariants en imagerie satellite (CNES)

• Reconstruction 3D temps-réel avec CUDA (Technicolor)

• Simulateur de signaux Radar (THALES)

• Détection de véhicules lents par radar (THALES)

• Reconstruction de signaux (UFPR Brésil)

• Reconnaissance du chant d’oiseaux (UCLA)

Signal

• Décodeurs polaires sur FPGA (McGill University)

• Lattice decoders (Waterloo University)

• Evaluation de Vivado HLS de Xilinx (THALES)

Implémentation

Image

• Exploration audiovisuelle (Honda)

• Vision 3D pour l’évitement au sol (Astrium)

• Reconnaissance de visages (Spikenet)

Vidéo

Page 22: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Stages de PFE (2014/2015)

• Contrôle non destructif (HERAKLES, 2)

• Astrométrie (Airbus DS)

• Estimation d’illumination et de réflectance (TECHNICOLOR)

• Texture haptique (TECHNICOLOR)

• Outil d’aide au pointé (TOTAL)

• Amélioration/débruitage 3D (GE)

• Détection et reconnaissance aéronautique (THALES AVIONICS)

• Orfeo Toolbox (CS)

Signal

Image

• Screencasting (TECHNICOLOR)

• Codage HDR et en immersion (TECHNICOLOR)

• Correction de surexposition (TECHNICOLOR)

• Traitement vidéo (NEXEYA)

Vidéo

Implémentation

• Filtrage hybride Inertie/Mouvement (SAGEM DS)

• Monitoring de pompes (DOSATRON)

•Modélisation CAN à haut débit (THALES CS)

Page 23: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Recherche d’un stage PFE (Fév.-Sept. 2016)

Envoi d’offres par mail o Grands groupes : Safran, Sagem, Snecma, Alcatel-Lucent, Total,

Thales

o PME/PMI : CS, DxO Labs, Proditec, Heliléo, Sofrelog, VITEC, Magellium, Technicolor

o Laboratoires/organismes semi-publics : CEA, Cnes, IFP, EPFL

Mots-clés o Thèmes : signal, image, vidéo, …

o Signaux : radar, SAR, ISAR, GPS, parole, …

o Secteurs d’activités : drône, biométrie, bio-médical, TIC, …

o Méthodes : déconvolution, mouvement, reconnaissance, …

o Cibles : FPGA, DSP, GPU, …

Page 24: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Recherche d’un stage PFE (Fév.-Sept. 2016)

Processus o Recueil d’informations

o Eventuelle pré-validation auprès du responsable d’option

o Prise de contact avec l’employeur

o Si acceptation, validation définitive auprès du responsable d’option (sujet de stage et fiche de renseignements par mail)

Responsabilité o Prise de rendez-vous le plus possible en dehors des créneaux de

cours (interdit durant le tournoi de gestion !)

o Convention = double engagement

Etudiant/Employeur

Enseirb-Matmeca/Employeur

Page 25: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Stage PFE

Pendant le stage o Premier contact engagé avec le tuteur de stage avec une présentation

écrite de la problématique et de la démarche envisagée (1 à 3 pages)

o Etats d’avancement par mail (ou téléphone) à une fréquence à définir

o Visite éventuelle du tuteur de stage

Evaluation o Rapport en version électronique par mail au secrétariat (archivage) et

au tuteur de stage

Anglais possible résumé de 10 à 20 pages en français

En cas de confidentialité, version électronique « légère » et version papier rendue si nécessaire à l’entreprise

o Soutenance : présentation (20 min) et questions/réponses (10 min)

o Travail (fiche d’évaluation par le maître de stage)

Page 26: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Obtention du diplôme

TOEIC

Validation

o Semestres S9 et S10 (stages 2A et PFE)

o Moyennes annuelles

o Moyenne finale

o Paramètres…

Page 27: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Et après

Adresse électronique « à vie »

Contact

o Premier emploi

o Evolution de carrière

o Offres de stages étudiants ou d’emplois

Page 28: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Vos actions immédiates (avant le 02/10)

Choix du projet S9 o 4 sujets à ordonner (groupes de 3 à 4 étudiants)

Renseignements pour la visite du site Thales de Pessac o Nom/Prénom, Date et lieu de naissance, Nationalité, N° Carte

d’identité (ou équivalent)

Page 29: Responsable : M. Doniasdonias.vvv.enseirb-matmeca.fr/option_tsi_e3_2015_2016.pdfRaffinement de l’architecture Simulink en virgule fixe en VHDL Validation sous Simulink avec HDL Verifier

Contact

Marc Donias Courriel : [email protected] [email protected] 05 40 00 84 18 (bureau B2.35 IMS) Web : http://donias.vvv.enseirb-matmeca.fr http://www.ims-bordeaux.fr