車載制御用ディペンダブルネットワークオンチップIP

研究代表者 米田友洋（国立情報学研究所）

主たる共同研究者 今井 雅（東京大学）松本 敦（東北大学）齋藤 寛（会津大学）

「ディペンダブルネットワークオンチッププラットフォームの構築」

戦略的創造研究推進事業

「ディペンダブルVLSIシステムの基盤技術」

第一次実証用モデル

ディペンダブルVLSIシステムワークショップ2010年度 2

Depend-able

V850

RNI

HWAcc

NIR

R

R FPAG

PC

ExternalIO

D/A・A/D・

etcNIV850

HILS (Hardware-In-TheLoop-Simulation) system

LSI chip

第一次実証用モデル

ディペンダブルVLSIシステムワークショップ2010年度 3

Depend-able

V850

RNI

HWAcc

NIR

R

R FPAG

PC

ExternalIO

D/A・A/D・

etcNIV850

HILS (Hardware-In-TheLoop-Simulation) system

LSI chip

第一次実証用モデル

ディペンダブルVLSIシステムワークショップ2010年度 4

Depend-able

V850

RNI

HWAcc

NIR

R

R FPAG

PC

ExternalIO

D/A・A/D・

etcNIV850

HILS (Hardware-In-TheLoop-Simulation) system

LSI chip

Hardware Accel. Router

第一次実証用モデル

Hardware Accel. ルータ

HILSハードウェア

ディペンダブルVLSIシステムワークショップ2010年度 5

第二次実証用モデル

ディペンダブルなオンチップネットワーク非同期式実現による耐劣化性

故障ルータを自律的に避けてパケットを伝送するディペンダブルルーティング

符号化リンクに適した新しいタイムアウト検出手法（特許出願）

ソフトエラー等への耐性を高めた制御回路構成法

ディペンダブルVLSIシステムワークショップ2010年度 6

第二次実証用モデル

これらの一部をチップとして実現し，12/15にテープアウト

来年度実証用

ディペンダブルVLSIシステムワークショップ2010年度 7

V850E CPUコア8個

浮動小数点テーブル補間アクセラレータコア4個

非同期ルータ１６個（４×４メッシュ）

10mm

非同期式回路用遅延値決定支援ツール

研究代表者 米田友洋（国立情報学研究所）

主たる共同研究者 今井 雅（東京大学）松本 敦（東北大学）齋藤 寛（会津大学）

「ディペンダブルネットワークオンチッププラットフォームの構築」

戦略的創造研究推進事業

「ディペンダブルVLSIシステムの基盤技術」

目的

束データ方式の非同期式回路

演算器毎に遅延素子により遅延をマッチさせる利点

同期式回路のデータパス回路が使用可能

演算器毎に遅延を最適化できる

プログラマブル遅延素子を使えば，静的・動的遅延変動にも対応可

欠点遅延値の決定が大変

ディペンダブルVLSIシステムワークショップ2010年度 9

演算器

遅延素子 (Matched delay /Programmable delay)

制御パス（遅延素子通過パス）の遅延 ＞ データパス最悪遅延

目的

束データ方式の非同期式回路

演算器毎に遅延素子により遅延をマッチさせる利点

同期式回路のデータパス回路が使用可能

演算器毎に遅延を最適化できる

プログラマブル遅延素子を使えば，静的・動的遅延変動にも対応可

欠点遅延値の決定が大変

遅延値の決定を支援するツールが必要

現段階ではコアアルゴリズムの開発まで

効率・ユーザインタフェースの改善は来年度以降

ディペンダブルVLSIシステムワークショップ2010年度 10

方式

遅延制約：（制御パス遅延）＞（データパス遅延）Early path, Late pathの

始点、（通過点）、終点を

指定し、配置配線後のRC情報を基にパス遅延を比較

ディペンダブルVLSIシステムワークショップ2010年度 11

始点

通過点

終点

終点

始点

処理フロー

ディペンダブルVLSIシステムワークショップ2010年度 12

論理合成

ネットリスト(階層)

配置配線

ネットリスト(フラット） SPEF/DSPFPrime Time

実行スクリプト

STA遅延レポート作成(Prime Time)

RC抽出

遅延量調整対象パスライブラリ情報

（遅延素子／STD Lib)

パス遅延レポートスクリプト作成

遅延量調整

遅延セル置き換え遅延セル置き換え後ネットリスト(Verilog/DEF)

プログラム遅延値

ECO配置配線 シミュレーション