of 22 /22
ELECTRONIQUE NUMERIQUE Logique séquentielle EPMI Cergy 1AING Logique séquentielle.doc gdedel.webhop.net [email protected] 1 Un système est dit séquentiel, lorsque les variables de sorties sont sous l’influence d’une combinaison des variables d’entrées et de l’état précédent des variables de sortie. I- LES BASCULES: 1- Vocabulaire : Latch : Le traitement de l’information se fait sur un niveau logique (haut, ou bas). Flip-flop : Le traitement de l’information se fait sur un front (montant, ou descendant), avec l’utilisation d’une horloge par exemple. Set : Mise au niveau logique haut (1 ou + alimentation). Reset : Mise au niveau logique bas ( 0 ou la masse de l’alimentation). 2- La bascule RS : La bascule RS est la plus élémentaire des bascules. Réalisation avec des portes NON OU (NOR) : Système logique combinatoire E Variables d’entrées logiques E n E3 E2 E1 S Variables de sorties logiques S n S3 S2 S1 Système logique séquentiel 1 1 R S Q Q R S Q Q

ELECTRONIQUE NUMERIQUE Logique séquentiellekarlaoui.free.fr/Site Epmi/Electronique_numérique/Cours/4.Logique... · 3- La bascule RS par état d’horloge (RSH) : ... 10- La bascule

Embed Size (px)

Text of ELECTRONIQUE NUMERIQUE Logique séquentiellekarlaoui.free.fr/Site...

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    1

    Un systme est dit squentiel, lorsque les variables de sorties sont sous linfluence dune combinaison des variables dentres et de ltat prcdent des variables de sortie.

    I- LES BASCULES:

    1- Vocabulaire :

    Latch : Le traitement de linformation se fait sur un niveau logique (haut, ou bas). Flip-flop : Le traitement de linformation se fait sur un front (montant, ou descendant), avec lutilisation dune horloge par exemple. Set : Mise au niveau logique haut (1 ou + alimentation). Reset : Mise au niveau logique bas ( 0 ou la masse de lalimentation).

    2- La bascule RS :

    La bascule RS est la plus lmentaire des bascules.

    Ralisation avec des portes NON OU (NOR) :

    Systme logique

    combinatoire

    E Variables dentres logiques En

    E3

    E2

    E1

    S Variables de sorties logiques Sn

    S3

    S2

    S1

    Systme logique squentiel

    1

    1

    R

    S

    Q

    Q

    R

    S Q

    Q

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    2

    Table de vrit : S R Q Q 0 0 Qn-1 Q n-1 0 1 0 1 1 0 1 0 1 1 1 1

    Chronogramme :

    Conclusion :

    On voit que S active la sortie Q et R la sortie complmentaire. Mais en plus il se prsente deux cas particuliers :

    - Quand les deux entres sont 1 les deux sorties le sont galement, or les deux sorties sont complmentaires. Ce cas qui existe technologiquement nest pas souhaitable, il faudra modifier le fonctionnement pour lever cette ambigut.

    - Quand les deux entres sont 0 on observe une mmorisation des tats antrieurs, cest une mmoire lmentaire.

    Ralisation avec des portes NON ET (NAND) :

    Table de vrit : S R Q Q 0 0 Qn-1 Q n-1 0 1 0 1 1 0 1 0 1 1 1 1

    &

    & S

    R Q

    Q

    Q= R(Qn-1+S)

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    3

    S R

    Q Q

    Q

    Chronogramme :

    Linconvnient de ce montage rside dans le fait que les entre R et S sont

    complmentes et peut parfois troubler. Pour viter ceci on ajoute deux portes NON ET.

    Reprsentation lectrique quivalente : La bascule RS trouve son quivalent dans le monde de llectrotechnique

    Ce montage montre que le relais rentre en oscillation et ne trouve pas dtat dquilibre.

    Amlioration du fonctionnement : On a constat que le cas indsirable tait les cas ou S=R=1, rien en effet ne nous

    empche dappuyer en mme temps sur set et reset. Pour palier ce problme on dfinit deux modes de marche :

    - Marche prioritaire :

    S R Q Q 0 0 Qn-1 Q n-1 0 1 0 1 1 0 1 0 1 1 1 0

    &

    &

    &

    &

    S

    R

    Q

    Q

    &

    &

    &

    &

    S

    R

    Q

    Q

    Q= RQn-1+S

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    4

    S

    R Q Q

    S

    R Q Q

    Cette solution trouve aussi sa reprsentation dans llectrotechnique : - Arrt prioritaire :

    S R Q Q 0 0 Qn-1 Q n-1 0 1 0 1 1 0 1 0 1 1 0 1

    Cette solution trouve aussi sa reprsentation dans llectrotechnique :

    3- La bascule RS par tat dhorloge (RSH) : On peut utiliser une horloge pour contrler une bascule RS dans ce cas on travail sur front montant ou descendant donc FLIP FLOP.

    Ralisation avec des portes NON ET (NAND) : (reprsentation sur niveau logique)

    H S R Q Q 0 0 0 Qn-1 Q n-1 0 0 1 Qn-1 Q n-1 0 1 0 Qn-1 Q n-1 0 1 1 Qn-1 Q n-1 1 0 0 Qn-1 Q n-1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1

    &

    &

    &

    &

    S

    R

    Q

    Q

    Q= R(Qn-1+S) la mme que la RS mais il faut chercher Q pour voir la diffrence

    &

    &

    &

    &

    S

    R

    Q

    Q

    H

    R

    S Q

    Q

    H

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    5

    On peut videmment faire le mme type de tableau en raisonnant sur les niveaux.

    Chronogramme :

    4- Application de la bascule RS: Les bascules RS Latchs sont les lments de base pour les mmoires. Mais une autre application courante est de les utiliser pour palier aux rebonds mcaniques des contacts lectriques. En effet ceux-ci rebondissent quand on les ferme.

    5- La bascule Astable (multivibrateur) :

    Le multivibrateur est montage qui prsente pour deux tats internes un basculement permanent. On le nomme donc ainsi. On arrive ce fonctionnement astable par une rtroaction introduisant un retard (ou diffrenciateur).

    On utilise pour cela une porte trigger de Schmitt inverseuse associe un circuit RC.

    0

    1

    t

    0 t

    0 t

    0 t

    Q

    R

    S

    H

    1

    1

    1

    R

    S Q

    Q

    H

    Front montant

    R

    S Q

    Q

    H

    Front descendant

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    6

    6- La bascule D :

    La bascule RS nous oblige grer deux entres S et R et il existe le cas ou ces deux entres peuvent tre gales. Pour remdier ce problme on nutilise quune seule entre : D comme DATA (donne en anglais) Ralisation :

    D Q Q 0 0 1 1 1 0

    & &

    &

    D Q

    Q

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    7

    Dans ce cas de figure il ny a plus que deux tats et on perd la mmorisation

    7- La bascule DH (dtection sur front montant - flip flop): Ralisation : Table de vrit :

    Chronogramme :

    8- La bascule DH verrouillage (dtection sur niveau - latch) : Ralisation :

    R

    S Q

    Q

    H

    & D

    R

    S Q

    Q

    C

    & D

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    8

    Table de vrit :

    Chronogramme :

    La sortie Q, recopie la valeur de la donne D, ici lorsque C est 1. Lorsque C est 0,

    la valeur en Q est mmorise, la bascule est verrouille. 9- La bascule JKH :

    JK pourquoi :

    Le problme des bascules RS reste le cas ou S=R=1 si on ne modifie pas la structure. Une solution consiste exploiter les sorties de la bascule RS en les rinjectant sur les entres.

    Les repres J et K viennent du fait qua un moment de ltude les entres seront fixes un potentiel et lhorloge serra la seule variable.

    Ralisation :

    &

    &

    &

    &

    J

    K

    Q

    Q

    H Dtecteur de front

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    9

    Table de vrit :

    Chronogramme :

    Les tats de J et K qui entranent un changement de la sortie Q sur front montant :

    K = 1, J = 0 : mise zro de Q K = 0, J = 1 : mise un de Q K = J = 0 : mmorisation de Q K = J = 1 : diviseur par 2 " tat bascule "

    Remarque :

    Si on laisse les entres J=K=1 chaque front montant de lhorloge la sortie change dtat. Nous avons cre un diviseur de frquence par 2 ou modulo 2.

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    10

    Cest cette particularit qui est lorigine de tous les compteurs.

    10- La bascule JKH Matre Esclave : Non tudie

    II- LES COMPTEURS:

    1- Introduction : La fonction qui simpose pour dnombrer des vnements numriques est le

    compteur. Un compteur rsulte de lassemblage dun ensemble combinatoire et squentiel

    (bascules JK le plus souvent) cadenc par un signal dhorloge H. La combinaison des n bits de sortie forme un mot binaire qui volue en croissant ou dcroissant au rythme de lhorloge.

    2- Compteurs et MODULO :

    Les compteurs binaires, constitu de n tages (bascules), voient leur sortie numrique voluer de 0 2n-1, puis repasser 0, soit un cycle de 2n tats diffrents.

    Si on souhaite obtenir un modulo N2n il faudra mettre en place une stratgie de

    remise zro par une association de portes logiques. Les compteurs Modulo N voluent de 0 N-1, puis repassent 0, soit un cycle de

    N valeurs diffrentes. Ils sont appels ainsi car ils fournissent le reste de la division du nombre d'impulsions par N, soit un nombre forcment < N.

    Exemple : - Compteur Modulo 10 comptant de 0 9, pour le comptage dcimal. - Compteur Modulo 6 comptant de 0 5, pour le comptage horaire.

    3- Les compteurs asynchrones :

    Prsentation :

    La ralisation dun compteur asynchrone (asynchronous counter) consiste mettre en cascade des bascules (assurant la fonction de diviseur par deux), dtecter la combinaison de remise zro puis lappliquer aux entres de remise zro de chaque bascule.

    Cette mthode nassure pas un fonctionnement fluide du systme : la rupture du

    squencement montre le comportement asynchrone qui gnre des alas (dfauts de fonctionnement).

    Ralisation :

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    11

    On peut utiliser la sortie complmentaire Q comme horloge de la bascule suivante dans

    ce cas il ne faut pas inverser la Clock.

    20=1QB QC

    1

    1

    1

    1

    1

    1

    CLK1J

    1K

    C1

    S

    R

    1J

    1K

    C1

    S

    R

    1J

    1K

    C1

    S

    R

    QAQBQC

    = N

    Fonction logique combinatoire

    0 0 0

    DCy

    = 61

    &

    21=2 22=4

    Le compteur page prcdente est ralis au moyen de deux bascules JK dont les

    entres J et K sont fixs au potentiel logique 1. A chaque front descendant de lhorloge la bascule change dtat. On parle de

    compteur asynchrone car la sortie Q dune bascule devient lhorloge de la suivante. Chronogrammes :

    Remarque importante : Une bascule JK est en fait lassociation de plusieurs portes logiques (4 au minimum) De plus les sorties sont rinjectes sur les portes dentres, on introduit donc n retard qui s accumule travers chaque bascule. Il y a donc une limite en frquence pour le fonctionnement de ce type de compteur.

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    12

    4- Les compteurs synchrones : Prsentation :

    Le comptage synchrone, utilise le signal de rfrence (lhorloge) pour viter le problme dalas lis au dcodage de la combinaison de remise zro. Ceci implique que le systme volue naturellement vers sa combinaison de bouclage. Pour cela, les entres J et K des bascules sont pilotes par un ensemble combinatoire. Lentre reset des bascules nest plus ncessaire.

    Ralisation :

    QA QB

    CLK

    1J

    1K

    C1

    1

    QC1J

    1K

    C1

    1J

    1K

    C1

    QA

    QB &

    QD1J

    1K

    C1

    QA.QB

    QC &

    5- Compteurs partculiers :

    Compteur de M N :

    Ces types de compteurs, rencontrs dans des utilisations trs spcifiques, sont trs peu fabriqus. Ils peuvent cependant tre facilement conus partir de compteurs standards et dune logique de modification de cycle.

    Compteur dcompteur : Certains composants proposent les deux fonctions comptage et dcomptage, le

    mode de fonctionnement est slectionn par une entre logique ddie. Le dcomptage est aussi binaire ou Modulo N.

    Compteur prpositionnable :

    Certains compteurs disposent d'entres permettant de charger le compteur avec une valeur. Ce sont les entres de chargement ou pr positionnement, le plus souvent asynchrones.

    6- Mise en cascade de compteurs intgrs :

    L'association de compteurs en cascade est utilise dans le but de raliser des compteurs sur des cycles plus longs. Le mode d'association se dduit directement du mode de fonctionnement interne de chaque compteur.

    Cascade synchrone : L'association des compteurs asynchrones sera elle-mme asynchrone. C'est dire

    que la sortie de poids le plus fort d'un compteur asynchrone sera connecte au signal d'horloge du compteur suivant.

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    13

    Cascade asynchrone : L'association des compteurs synchrones sera elle-mme synchrone. Le signal

    d'horloge est unique et commun tous les compteurs. Un compteur devra changer d'tat lorsque le prcdent sera en fin de cycle. C'est pourquoi tous les compteurs synchrones disposent d'un signal de sortie actif lorsque le compteur est justement en fin de son cycle. Ce signal sera donc connect sur une entre dautorisation de comptage du compteur suivant.

    Il est aussi possible de raliser une cascade asynchrone partir de compteurs synchrones. Mais ce montage perd alors lintrt propre au mode fonctionnement des compteurs synchrones: on retrouve le retard de propagation et des valeurs incohrentes en sortie pour le travail en hautes frquences.

    7- Choix du type de compteur:

    Type de compteur Utilisation Asynchrone Synchrone

    Basse

    frquence

    Comptage

    Division de frquence

    Comptage

    Division de frquence

    Haute

    frquence

    Division de frquence

    Comptage

    Division de frquence

    8- Etude de documentation technique:

    Analyse des compteurs de type 190 et 191 : La rfrence 190 correspond un compteur/dcompteur par 10 tandis que le 191 est

    modulo 16. Mis part ces diffrences, les fonctionnements sont identiques. Cest la raison pour laquelle nous ne nous attacherons quau 190.

    - Les entres : Clock est lentre dhorloge. Cette dernire synchronise le compteur sur ses fronts montants. Le systme peut compter ou dcompter suivant ltat de D / U (Down/Up). Le fonctionnement du compteur peut tre bloqu en plaant lentre CTEN (CounT ENable) au niveau bas. Dans cette ventualit, les sorties du compteur sont figes. A, B, C et D sont les entres de prchargement. La combinaison binaire de quatre bits devient ltat interne du compteur (et apparat donc aussi en sortie) ds que lentre LOAD (To load = charger) passe 0. Il sagit donc dune opration de prchargement asynchrone.

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    14

    - Les sorties : MAX/MIN reste 1 pendant que la combinaison en sortie est 1001 (= 9) en mode comptage et 0000 en mode dcomptage. Elle permet dindiquer un dbordement prochain du compteur. RCO (Ripple Clock Output) permet de synchroniser le fonctionnement dun autre compteur raliser une mise en cascade. Relie lentre CTEN dun botier suivant, ce dernier serait bloqu durant toute la phase de comptage du premier compteur (units par exemple) car RCO est 1. Au moment o le compteur des units va boucler un tour , RCO se positionne 0, validant ainsi ltage suivant et permettant donc la prise en compte du front dhorloge pour sincrmenter (dune dizaine par exemple).

    - Modulos diffrents de 10 :

    Pour raliser un compteur bouclant avant 9, on dcode le modulo (grce une fonction ET). Le rsultat, synchronis avec lhorloge, assure un niveau 0 pour le chargement de la combinaison 0000 pralablement fixe sur ABCD.

    Symbole IEC:

    Le symbole est form de deux blocs essentiels. Le cadre de contrle ou de commande (en

    haut) caracatris par les deux chancrures. Il regroupe toutes les indications concernant lensemble de la fonction. Dans sa partie suprieure, on remarque la fonction ralise (compteur diviseur par 10 ou 16). Le cadre du bas est subdivis en quatre parties limage des quatre bits de donnes. Les numros de broche sont toujours indiqus entre parenthses. Toutes les indications lintrieur des cadres sont normalises, cest dire invariantes et immuables. Ce qui est lextrieur est la prrogative de lutilisateur (mais il est conseill de conserver les indications donnes par le constructeur).

    On retrouve les notations classiques de la norme IEC : les numros repres qui renvoient aux

    broches ( ne pas confondre avec le numro des broches), les notations de dpendance des broches (G pour une entre doprateur ET, Z pour une liaison interne directe), M pour les modes de

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    15

    fonctionnement, C pour un contrle et D pour une fonction mmoire (entre de bascule D). Les annotations entre crochets sont indicatives (ici ce sont les poids binaires des entres et sorties).

    On peut dire que ce compteur agit sur quatre groupes de 1 bit. Les tats des entres A, B, C et

    D sont mmorises si la broche correspondant au repre 5 est active, cest dire une demande de prchargement par un tat 0 sur la broche LOAD (on remarque bien quun contrle est assur par cette entre). La notation 5D nest indique que dans la premire case et doit tre duplique dans celles du dessous.

    Deux modes (lettre M) de fonctionnement sont possibles. La broche D / U assure les modes

    comptage ou dcomptage : les repres 2 et 3 renvoient leffet de lhorloge (signes + et -). Dailleurs, des indications entre crochets finissent de nous renseigner quant leffet observ. On remarque aussi que lhorloge est active sur front montant (> sans complmentation) et que, sur niveau bas, par le repre 4, elle participe llaboration du signal RCO (on peut dire que celui-ci est issu du produit logique de CLK, CTEN et MAX/MIN).

    Leffet de lhorloge H est autoris par la broche CTEN puisque ces entres sont lies par un

    ET (lettre G, repre 1). On voit aussi trs bien lincidence du mode de fonctionnement (repres 2 et 3).

    La sortie MAX/MIN est issue dun OU cbl entre les tats 0 (dans le sens du dcomptage, donc mode 2) et 9 (ou 15, dans le sens du comptage, donc mode 3) du compteur.

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    16

    Chronogrammes:

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    17

    9- Applications :

    Compteur/diviseur binaire 7 tages Attention ! Le front actif descendant (b1) na deffet QUE entre la patte 1 et la

    valeur du contenu. Cest bien un compteur (+) donc augmentation de 1 de la valeur du compteur. Dcompteur = ( - ).

    4024CTR 7

    6

    9

    11

    12

    2

    1

    CT=0

    +

    CT

    0

    3

    4

    5

    6

    VSS: 8 VDD: 16

    Double compteur Modulo 10 Dterminer les connexions ncessaires afin mettre en oeuvre une cascade

    asynchrone pour un comptage sur front montant et sur deux dcades (0 99).

    4518CTR DIV 10

    1

    3 6

    5

    4

    3

    7

    2

    1

    CT=0

    +

    CT

    0

    CTR DIV 10

    1

    3 14

    13

    12

    11

    15

    10

    9

    CT=0

    +

    CT

    0

    VSS: 8 VDD: 16

    b 1 1

    C T

    b 6

    b 5

    b 4

    b 3

    b 1

    C T(dc .)

    b6

    b9

    b11

    b12

    b1

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    18

    Compteur/dcompteur binaire/dcimal synchrone avec prpositionnement : Dterminer les connexions ncessaires afin mettre en oeuvre une cascade synchrone

    pour un comptage sur deux dcades (0 99). U Units D Dizaines

    4029CTR DIV m

    2

    5

    10

    1

    15

    5M1

    M4[m=10]

    M3[m=16]

    5M2

    G5

    C61+ / 2-

    7

    14

    11

    6

    12

    4 6D

    9

    3

    13

    1,4CT=9 /1,3CT=15 /

    2CT=0

    VSS: 8 VDD: 16

    4029CTR DIV m

    2

    5

    10

    1

    15

    5M1

    M4[m=10]

    M3[m=16]

    5M2

    G5

    C61+ / 2-

    7

    14

    11

    6

    12

    4 6D

    9

    3

    13

    1,4CT=9 /1,3CT=15 /

    2CT=0

    VSS: 8 VDD: 16

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    19

    b 7

    N

    b 2

    b 1 4

    b 1 1

    b 6

    b 1 5

    U

    b 1 1

    b 6

    b 1 5

    D

    III- LES REGISTRES:

    1- Fonctionnement :

    Un registre sert mmoriser un mot ou nombre binaire. Le schma d'un tel systme comporte autant de bascules type D que d'lments binaires a mmoriser. Toutes les bascules sont commandes par le mme signal d'horloge.

    Moyennant une interconnexion entre les cellules, le registre prcdent devient capable

    d'oprer une translation des chiffres du nombre initialement stock. Le dplacement s'effectue soit vers la droite soit vers la gauche. Le registre est alors appel registre a dcalage. De nombreuses applications rsultent de cette possibilit de dcalage :

    . conversion srie - parallle d'une information numrique, et vice et versa

    . division et multiplication par une puissance de 2,

    . la ligne a retard.

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    20

    2- Exemples :

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    21

    3- Applications particulires :

    Les Multiplication / Division : La fonction dcalage par insertion de 0 peut tre utilise pour raliser les multiplications ou des divisions par 2.

    4- Conversion srie parallle :

    Lutilisation principale des registres dcalage est la conversion srie/parallle ou parallle/srie. Effectivement une information est reprsente sous forme numrique par un nombre de n bits qui sont traits simultanment (en parallle) dans un quipement. Par contre on ne peut pas transmettre ces n bits en mme temps sur une seule ligne. Il seront donc transmis les uns la suite des autres en srie.

    La conversion srie parallle est facile raliser. Pour un mot de n bits il faudra n coup dhorloge pour lire le mot en parallle en sortie de n bascules.

    Pour la conversion srie/parallle, il faudra au contraire effectuer un chargement en

    parallle du mot dans les bascules. On dcale ensuite progressivement les lments binaires lintrieur du registre pour lire le mot en srie la sortie de la dernire bascule.

  • ELECTRONIQUE NUMERIQUE Logique squentielle

    EPMI Cergy 1AING

    Logique squentielle.doc gdedel.webhop.net [email protected]

    22

    Analyse du fonctionnement : Si Validation =1 J0=a3 J1=a2 J2=a1 J3=a0 K0=/a3 K1=/a2 K2=/a1 K3=/a0 Do Q0=a3 Q1=a2 Q2=a1 Q3=a0

    On obtient un chargement en parallle. Si Validation =0 J0=0 J1=Q0(n) J2= Q1(n) J3= Q2(n) K0=1 K1=/Q0(n) k2= /Q1(n) K3=/Q2(n) Do Q0(n+1)=0 Q1(n+1)= Q0(n) Q2(n+1)= Q1(n) Q3(n+1)= Q2(n) On a un dcalage vers la droite avec introduction dun 0 gauche. La sortie Q3 contient maintenant le

    bit suivant du mot parallle.