Etude comparative d'architectu - DIOURI Omar_1664.pdf

7/23/2019 Etude comparative d'architectu - DIOURI Omar_1664.pdf

1/62

niversit Sidi M oham ed Ben Abdellah

Facult des Sciences et Techniques Fs

Dpartemen t Gnie Electrique

Pour

SYSTEMES

Encadr par :

Mr. Mhammed LAHBABI

Mr. Farid ABDI

Soutenu le

Pr.Mhammed LAHBABI:En

Pr. Farid ABDI: Encadrant

Pr. Abdellah MECHAQRAN

Pr. Ali AHAITOUF: Examin

Pr. Mouhcine RAZI: Examin

Etude compa

limplment

niversit Sidi Moham ed Ben Abdellah


Dpartemen t Gnie Electrique

Mmoire de Projet de Fin dEtudes

Prpar par

Omar DIOURI

lobtention du diplme Ingnieur dEtat en

LECTRONIQUES ET TELECOMMUNIC

Intitul

ardi 25 Juin 2013, devant le jury com

adrant

: Examinateur

teur

teur

ANNEE UNIVERSITAIRE 2012-2013

ative darchitecture entre FPGA et

tion des Algorithmes de Traitement

niversit Sidi Moham ed Ben Abdellah


TIONS

os de:

DSP pour

de signal


2/62

Mmoire de Projet de Fin dEtudes 2013

Omar DIOURI, Systmes Electroniques et Tlcommunications 2

Notice Biographique :

Auteur : Omar DIOURI

Anne : 2013

Etablissement : Facult des Sciences et Techniques de Fs

Spcialit : Systmes Electroniques et Tlcommunications

(3me

anne du cycle ingnieur)

Lieu de stage : Laboratoire Signaux Systmes &Composants, Facult des Sciences et Techniques de

Fs

Cadre du rapport : Stage de Fin dEtude

Titre du projet de stage :

Etude comparative darchitecture entre FPGA et DSP pour limplmentation des Algorithmes

de Traitement de signal

Encadrants:

MrMhammed LAHBABI

MrFarid ABDI

Date de dbut du stage : Le 03 Mars 2013

Date de fin du stage : Le 22 Juin 2013


3/62



Rsum

Ce mmoire qui sinscrit dans le cadre des projets mens par le laboratoire signaux

systmes et composants, visant ltude des architectures Hardwares des diffrentesplateformes et essentiellement le !" #igital !ignal "rocessor$ et le %"&' #%ield

"rogramamble&ate'rray$ pour des applications de traitement du signal, est intitul (

Etude comparative darchitecture entre FPGA et DSP pour limplmentation des

Algorithmes de Traitement de signal

'u regard de ce contexte,je dcline mon travail en trois crneaux (

) *ne analyse dtaille sur les architectures du %"&' et !" ainsique le comportementdes diffrents blocs et priphriques constituant chaque plateforme+

) %aire tourner des algorithmes de traitement de signal sur ces plateformes en ralisantdu "rofiling+

) -laborer une analyse temporelle et fonctionnelleconcise, ainsi qu.une estimation de lavitesse maximale, de la consommation en puissance et des performances+

Abstract

/his memory is part of the projects underta0en by the laboratory signals systems and

components for the study of architecture Hardwares for different platforms and essentially

the !" #igital !ignal "rocessor$ and %"&' #%ield "rogramamble &ate 'rray$ for signal

processing applications, is entitled(

1 Comparative study of architecture for FPGA and DSP implementation of

signal processing algorithms2&iven this context, 3 assume my wor0 into three segments(

' detailed analysis of the %"&' and !" architectures and behavior of the individual

bloc0s and devices constituting each platform+

4otating the signal processing algorithms on these platforms by performing the

profiling+

evelop a concise temporal and functional analysis, and an estimate of the maximumspeed, power consumption and performance+


4/62



Remerciements

'vant dentamer la description de mon travail, jeveux exprimer avec

beaucoup de plaisir ma profonde gratitude, ma fidle reconnaissance,

mesrespects et mes remerciements les plus sincres 5 mesencadrants 6r+

6hammed7'H8'83 et 6r+ %arid'83 qui nont pas cess de me prodiguer

leurs conseils et leurs recommandations ainsi pour leurs gnrosit en matire

dencadrement+

6es remerciements se destinent aussi aux personnels de la %acult des

!ciences et /echniques de %s pour leurs gnrosits, leurs gentillesses et leur

prsence permanente pour me servir+

e m9me, jetiens 5 tmoigner ma reconnaissance 5 tous mes enseignants

qui ont contribu 5 lenrichissement de mes connaissances+

-nfin, mes remerciements sont adresss 5 tous ceux qui ont collabor du

loin ou de proche ce travail+

Merci tous


5/62



:Le meilleur moyen pour apprendre se connatre,cest de chercher comprendre autrui.;

'ndr &ide

:Les choses devraient tre rendues aussi simplesque possible. Mais pas plus simples.;

'lbert -instein

:Etudier sans rflchir est une occupation vaine rflchir sans tudier est dan!ereu".;

Confucius


6/62



Liste des abriations :

6' (irect 6emory 'ccess

!< (!" !tarter


7/62



!ab"e des mati#res

INTRODUCTION GENERALE ................................................................................................................................. 11

Chapitre 1 : Contexte ! "ta#e................................................................................................................... 13

Introduction : ........................................................................................................................................................ 14

I. Prsentation du projet : ............................................................................................................................... 14

1. Cahier des charges : .................................................................................................................................. 14

2. Description du projet : .............................................................................................................................. 14

II. Description des diffrentes Architectures Hardwares des P!A et D"P :.................................................... 1#

1. P!A : ....................................................................................................................................................... 1#

a. !nra$its : ......................................................................................................................................... 1#

%. Architecture des P!A : ........................................................................................................................ 1&

2. D"P : .......................................................................................................................................................... 1'

a. !nra$its : ......................................................................................................................................... 1'

%. Architecture interne du D"P : ............................................................................................................... 21

Conc$usion : .......................................................................................................................................................... 24

Chapitre 2 : I$p%&$entation ! 'i%tre n!$&ri(!e )IR "!r )*GA et D+*........................................ 2#

Introduction : ........................................................................................................................................................ 2(

I. i$tre )u*ri+ue : ........................................................................................................................................ 2(

1. Dfinition : ................................................................................................................................................ 2(

2. i$tre I, .................................................................................................................................................... 2&

3. Pour+uoi un fi$tre I, ............................................................................................................................... 2'

II. I*p$*entation sur P!A et D"P : ............................................................................................................... 2'

1. -a carte "/(011 du P!A: ..................................................................................................................... 2'

a. Description de $a carte "/(011 du P!A: ......................................................................................... 2'

%. -es difficu$ts de $i*p$*entation : .................................................................................................... 31

c. -es so$utions proposes : ..................................................................................................................... 32

d. Design et si*u$ation du fi$tre : ............................................................................................................. 32

e. I*p$*entation sur P!A : .................................................................................................................. 34

2. -a carte C(&13 D" du D"P : .................................................................................................................... 3&

a. Description de $a carte C(&13D" : ..................................................................................................... 3&

%. Design et si*u$ation du fi$tre : ............................................................................................................. 3'

c. I*p$*entation et test :....................................................................................................................... 41


8/62


Omar DIOURI, Systmes Electroniques et Tlcommunications ,

Conc$usion : .......................................................................................................................................................... 42

Chapitre 3 : Co$parai"on e e!x i$p%&$entation" "!r %e" i''&rente" -i.%e" ......................... 43

Introduction : ........................................................................................................................................................ 44

I. Diffrentes contraintes pour diffrents do*aines....................................................................................... 44

1. Perfor*ance : ........................................................................................................................................... 44

2. Conso**ation $ectri+ue : ...................................................................................................................... 4#

3. -e cot des circuits nu*ri+ues : ............................................................................................................. 4#

II. Interprtation des rsu$tats de $i*p$*entation : ...................................................................................... 4(

1. Interprtation sur P!A : ......................................................................................................................... 4(

a. itesse de5cution : ............................................................................................................................ 4&

%. Conso**ation $ectri+ue : .................................................................................................................. 4&

c. Cot : .................................................................................................................................................... 4&

2. Interprtation sur D"P : ............................................................................................................................ 46

a. 7ench*ar8ing 9Profi$ing sans opti*isation : ....................................................................................... 46

%. 7ench*ar8ing 9Profi$ing a;ec opti*isation : ...................................................................................... 4'

c. itesse de5cution : ............................................................................................................................ #0

d. Conso**ation $ectri+ue : .................................................................................................................. #1

e. Cot : .................................................................................................................................................... #1

III. Co*paratif : .............................................................................................................................................. #1

1.


9/62


Omar DIOURI, Systmes Electroniques et Tlcommunications /

Liste des Figures :

Figure 1 : Flot classique de conception FPGA......................................................................................... 1(

Figure 2 : Architecture lot de calcul........................................................................................................... 16

Figure 3 : Exemple dArchitecture hirarchique ! quatre ni"eaux #circuit$ tuiles$ clusters$

lments con%igura&les'................................................................................................................................. 1'

Figure ( : )i%%rent %amille de *exas +nstruments................................................................................. 21

Figure , : Architecture interne du )-P...................................................................................................... 22

Figure : lorganisation en &locs dun )-P &as sur une architecture /0+ et ar"ard.......... 23

Figure : -tructure gnrale dun %iltre F+4............................................................................................ 26

Figure 5 : -chma s6noptique de la carte *-711............................................................................ 31

Figure 8 : design du %iltre sur F)A*990.................................................................................................. 33

Figure 17 : -et quantiation parameters.................................................................................................. 33

Figure 11 : -imulation du %iltre sur ;odel-im. ....................................................................................... 34

Figure 12 : -chma s6noptique du pro


10/62



Figure 32 : =onsommation et per%ormance par t6pe de processeur................................................. #3

Figure 33 : -chma de principe du programme original...................................................................... #&

Figure 3( : 0es &locs diagramme de *;-327=13............................................................................ #'

Figure 3, : 4partition de la mmoire interne 02.................................................................................. (0


11/62



$N!R%&'(!$%N )ENERALE

pparu dans les annes AB>B en m9me temps que les premiers calculateurs, le

traitement numrique du signal est pendant longtemps rest cantonn 5 quelquesdomaines dapplication particuliers( radar, industrie ptrolire, et imagerie

mdicale+ Ceci sexplique principalement par le coDt prohibitif des ordinateurs 5 cette

poque+ 7arrive des ordinateurs personnels dans les annes EB a contribu au

dveloppement de la technologie numrique, occasionnant dnormes progrs dans la

maFtrise des processus de fabrication, lvolution des architectures matriels et la

performance des circuits intgrs+ 6ais ces efforts ont avant tout ports sur les

microprocesseurs gnralistes utiliss dans lindustrie des "C+ 7es circuits spcialiss en

traitement du signal ont eux aussi profit de lvolution technologique mais sont

globalement rests 1 5 la traFne 2 par rapport aux microprocesseurs et microcontrGleurs, qui

sont les moteurs de lindustrie de lpoque+ 7es quelques circuits implmentant des

fonctions de traitement numrique du signal sont des blocs cbls non programmables

ralisant des traitements simples de type %iltre ou /ransforme de %ourier+

7a vritable rvolution survient au dbut des annes IB avec lmergence des applicationsmultimdias, de l3nternet et de la tlphonie mobile+ 7a complexit de ces applications et les

fortes contraintes en terme de performance lies 5 ces domaines obligent les concepteurs de

circuits spcialiss pour le traitement numrique du signal 5 envisager de nouvelles

solutions matrielles et logicielles+ Cest ainsi quon a vu apparaFtre dans les processeurs de

traitement du signal des techniques architecturales modernes tels les jeux dinstructions

?73@ #?ery 7ong 3nstruction @ord$, les architectures superscalaires et fortement pipelines,

les architectures multiprocesseurs, etc+

7es contraintes lies aux systmes embarqus associes 5 la puissance de calculs ncessite

par les applications de traitement du signal conduisent lors de l.implmentation, 5

l.utilisation de processeurs spcialiss en traitement du signal+ 7eur architecture est

optimise afin d.excuter un nombre important d.oprations arithmtiques sur des tableaux

de donnes et donc toutes les combinaisons d.oprations intervenantdans les applications de

traitement du signal+

'


12/62



'ujourdhui, les domaines dapplication dans lesquels intervient le traitement de signal sont

trs nombreux, et la diversit des solutions matrielles dimplmentation elle est aussi trs

grande+

Ce rapport concerne le domaine traitement de signal+ 7e Jerchapitre dfinit les diffrentes

cibles avec leurs architectures et leurs caractristiques spcifiques au traitement du signal+

ans le Kme chapitre, le systme de traitement de signal qui est mis en Luvre pour la

comparaison doit traiter le fonctionnement dun filtre %34 #%inite 3mpulse 4esponsefilter$

passe bande dans le domaine de traitement de signal+ 7e dveloppement %"&' s.effectue 5

l.aide de 6'/7'8 %'/==7, avec cet outil, on obtient une description complte du filtre

%34 oMles valeurs des coefficients sont converties en ?H7 #?ery High !peed 3ntegrated

Circuit Hardware escription 7angage$+7e dveloppement de processeur !" est accomplipar le Code Composer !tudio qui cible un /6!NKBCAJN de /exas 3nstruments+ 7e dernier

chapitre dtaille les diffrentes solutions dimplmentation en prcisant leurs performances

en termes de vitesse, consommation lectrique et coDt+

7.objectif principal de cette tude est d.effectuer une comparaison entre les tapes de

dveloppement dune application sur %"&' et ses performances, et entre une solution de

traitement du signal sappuyant sur les caractristiques dun processeur !"+


13/62



Chapitre 1 : Contexte du stage


14/62



Introduction :7e Jer chapitre prsente une vue gnrale sur le projet,commenOant par une petite

description du projet de stage et les diffrentes dmarches suivies pendant cette priode,

puis dcrivantlarchitecture des deux cibles et les diffrents blocs qui les constituent+

I. Prsentation du projet :

1. Cahier des charges :

7e but du sujet est de raliser une tude d.architecture PHardware pour lintgration

d.algorithme de traitement de signal+ -n effet, on veut comprendre quelle serait la meilleure

architecturePHardware5 utiliser #!" ou %"&'$ pour intgrer des algorithmes trs

gourmands en oprations de /raitement du !ignal #6'C, multiplication en virgule fixe et en

virgule flottantes, la vitesse dexcution ainsi que de la mmoire 4'6$+

7e travail consiste5 faire (

*ne analyse dtaille sur les architectures et le comportement des diffrents blocs et

priphriques qui constituent chaque plateforme+

%aire tourner des algorithmes de traitement de signal sur ces plateformes en ralisantdu "rofiling+

%aire une analyse temporelle et fonctionnelle ainsi qu.une estimation de la vitesse

maximale,de la consommation en puissance et des performances+

2.

Description du projet :

Ce projet a pour objectif de faire une tude dtaille sur les architectures Hardwares de !"

et %"&' ensuite de raliser une comparaison entre les deux plateformes en vuedatteindre

une meilleure implmentation tout en gardant daugmenter les performances et obtenir une

meilleure qualit de traitement de signal+

onc pour faire toutes ces dmarches, on a voulu raliser un filtre numrique %34 dordre QB

et de nature passe bandeavec une bande bien dtermine et dune architecture parallle

symtrique du filtre %34+

"our ce faire, nous allonsutiliser le %'/==7 de 6atlab pour concevoir notre filtre et entrerles diffrentes caractristiques dcrites prcdemment+ Cet outil nous permet de gnrer le


15/62



code ?H7 du filtre pour limplmenter sur un %"&' d'ltera Cyclone 333 qui est dispose

sur lacarte /!@ABJJ de /exas 3nstruments et nous permetausside gnrer tous les

coefficients de notre filtre dans un fichier Header en C afin de les utiliser dans un

programme du filtre %34 crit en C qui sera 5 la suite charg sur le !" /6!NKBCAJN+

Cette ralisation nous permet de faire la distinction entre les diffrentes architectures

Hardwares et faire une comparaison en termes de la vitesse dexcution, la consommation

dnergie et le coDt+

II.

Description des diffrentes Architectures Hardares des !P"A et

D#P :

1.

!P"A :

a. Gnralits :

*n %"&' est un circuit en silicium reprogrammable+ R l.aide de blocs logiques prconstruits

et de ressources de routage programmables, nous pouvons configurer ce circuit afin de

mettre en Luvre des fonctionnalits matrielles personnalises, sans avoir jamais besoin

d.utiliser une maquette ou un fer 5 souder+ -n outre, les %"&' sont totalement

reconfigurables et peuvent adopter instantanment une nouvelle 1 personnalit 2+ /outefois,

la gnralisation des outils de conception de haut niveau est en train de modifier les rgles

de la programmation de %"&', grce 5 des nouvelles technologies permettant de convertir

des diagrammes graphiques ou m9me du code C en circuits matriels numriquesSJT+

!i les %"&' rencontrent un tel succs dans tous les secteurs, c.est parce qu.ils runissent le

meilleur des '!3C et des systmes bass processeur+ 3ls sont plus rentables que les '!3C

personnaliss+ 7es circuits reprogrammables jouissent galement de la m9me

souplessed.excution logicielle qu.un systme bas processeur, mais ils ne sont pas limits

par le nombre de cLurs de traitement disponibles+ Contrairement aux processeurs, les %"&'

sont vraiment parallles par nature, de sorte que plusieurs oprations de traitement diffrent

ne se trouvent pas en concurrence pour l.utilisation des ressources+ Chaque tche de

traitement indpendante est affecte 5 une section spcifique du circuit, et peut donc

s.excuter en toute autonomie sans dpendre aucunement des autres blocs logiques+ -n


16/62



consquence, vous pouveU accroFtre le volume de traitement effectu sans que les

performances d.une partie de l.application n.en soient affectes pour autant+

-n plus de ces ressources, un %"&' est compos dune mmoire interne de configuration+

Chaque point de cette mmoire correspond 5 la configuration dun lment dune des

ressources oprationnelles+ Cette mmoire est, dans la plupart des cas, ralise avec une des

trois technologies suivantes ( 'V/3%*!387- #la plus ancienne, configurable une seule fois$,

%7'!H #non>volatile$ ou !4'6 #volatile, la plus utilise, reprsente plus de EB W du

march$+

Comme le montre la figure J, pour raliser une application avec un %"&' il faut dcrire le

circuit lectronique 5 raliser avec un langage de description matrielle comme le ?H7

#?ery High !peed 3ntegrated Circuit Hardware escription 7angage$+ "uis il faut synthtiser

cette description en circuit lectronique+ Cette tape et les suivantes peuvent se faire avec des

logiciels gratuits fournis par le fabricant de circuit+ -nfin aprs une tape de placement et

routage qui prend en compte larchitecture du %"&', un fichier de configuration appel

bitstream est gnr+ Celui>ci permet de spcifier au %"&' lors de la configuration la

position des points de la mmoire de configurationSJT+

Figure 1 : Flot classique de conception FPGA.


17/62



"armi les principaux fabricants de %"&' dans le monde on peut citer ( Xilinx, 'ltera, 'ctel

#nYJ du march des %"&' 'ntifusibles et %7'!H$, 'tmel, Zuic07ogic, 7attice+

b. Architecture des FPGA :

7architecture dun %"&' est principalement dcrite par la topologie des ressources de

routages et des lments logiques configurables de base+ 3l existe deux architectures

classiques, larchitecture Flot de calcul #initialement utilise dans les composants Xilinx$ et

larchitecture hirarchique #initialement utilise dans les composants 'ltera$+ Cependant,

une tendance apparait avec les dernires gnrations de circuits, les architectures sont

principalement de style Flots de calculs+ 7es sections suivantes donnent quelques dtails sur

ces architectures+ ans le pass, dautres architectures ont t utilises+ =n peut citer

larchitecture de routage logarithmique utilise par Xilinx pour son circuit XCABBB+

6alheureusement, les outils de placement routage ntaient pas adapts 5 cette architecture

pour permettre au concepteur den tirer pleinement partie+

Architecture lot de calcul :

7architecture la plus communment utilise pour raliser ces circuits est de type Flot de

calcul+ ans ce cas les ressources configurables sont disposes sous formes de matrice,

comme on peut le voir sur la figure K+ es lignes de routage sont disposes horiUontalement

et verticalement autour des ressources configurables+ es blocs de connexion relient les

ressources configurables aux lignes de connexion+ es matrices de connexion relient les

lignes de routage horiUontales et verticalesSJT+

7utilisation de matrices de connexions configurables est indispensable pour assurer la

connectivit des modules, mais les matrices de connexions configurables dgradent lescaractristiques des signaux, diminuent les performances #frquence de fonctionnement et

consommation de puissance$ et ncessitent des outils de placement>routage efficaces+ !ur la

figure K, on peut voir en gras des liaisons point 5 point entre deux lments configurables+

Ces liaisons utilisent ( les ports dentres[sorties des lments configurables, les connexions

configurables qui permettent la connexion des lments configurables au rseau de routage,

les lignes de routages et les matrices de connexions configurables+ 'utant dlments

parcourus qui dgradent les performances du circuit mais qui permettent une flexibilit

importante+


18/62


Omar DIOURI, Systmes Electroniques et Tlcommunications 1,

Figure 2 : Architecture lot de calcul

Architecture hirarchique :

7architecture hirarchique couramment utilise pour les circuits %"&' est constitue de

quatre ou trois niveaux+ ' chacun de ces niveaux des ressources de routage sont disponibles

pour communiquer entre les lments propres du circuit+ 7a figure N schmatise une

architecture hirarchique 5 quatre niveaux en utilisant un exemple darchitecture

couramment rencontre dans les %"&' 'C/-7+ 'u niveau le plus haut de la hirarchique, le

circuit est constitu de tuiles agences matricielles+ 7es tuiles sont constitues de clusters

logiques et de bancs de mmoires+ -nfin, les clusters logiques regroupent les lments

logiques #et[ou arithmtiques$ configurables+ Ce style darchitecture peut 9tre trs efficace

nergtiquement car elle permet de localiser les communications intenses et limitelutilisation de longues lignes de routageSJT+ Cependant, il est ncessaire pour les

algorithmes de placement et routage de prendre en compte les caractristiques spcifiques

de ces architectures+


19/62


Omar DIOURI, Systmes Electroniques et Tlcommunications 1/

Figure 3 : Exemple dArchitecture hirarchique ! quatre ni"eaux #circuit$ tuiles$ clusters$

lments con%igura&les'

2. D#P :

a. Gnralits :

*n !" est un processeur dont l.architecture est optimise pour effectuer des calculs

complexes en un coup d.horloge par la mthode ?73@, mais aussi pour accder trs

facilement 5 un grand nombre d.entres>sorties #numriques ou analogiques$+ 7a fonctionprincipale utilise dans le !" est la fonctionM#$#Multiply and #ccumulate$, c.est>5>dire

une multiplication suivie d.une addition et d.un stoc0age du rsultat #fonction trs utilise

dans les calculs d.asservissement et de filtrage$+

7es !" sont utiliss dans la plupart des applications du traitement numrique du signal en

temps rel+ =n les trouve dans les modems #modem 4/C, modem '!7$, les tlphones

mobiles, les appareils multimdia #lecteur 6"N$, les rcepteurs &"!+++ 3ls sont galement


20/62



utiliss dans des systmes vido, les chaFnes de traitement de son, partout oM l.on reOoit un

signal complexe que l.on doit modifier 5 l.aide du filtrage+

onc comme leur nom lindique, ces circuits ont pour vocation premire lexcution la plus

efficace possible des algorithmes de traitement du signal+ 3ls diffrent en ce sens des

microprocesseurs du monde "C dont lusage est beaucoup plus gnral de part la diversit

m9me des applications+ 7eur architecture est conOue de manire 5 pouvoir grer

efficacement les boucles de calculs intensives et 5 assurer une bonne prcision numrique

pour les donnes+ "our cela, ils disposent des caractristiques suivantes (

oprateurs arithmtiques spcialiss pour les calculs !"+

grande bande passante pour les donnes lie 5 lutilisation de bus indpendants pour

les donnes et les instructions #'rchitecture Harvard$+ units de calculs dadresses permettant la paralllisation des calculs et des accs aux

donnes, et proposant des modes dadressage spcifiques au traitement du signal+

matriel embarqu permettant lexcution rapide des boucles logicielles+

' lheure actuelle, on peut distinguer deux types de processeurs !"+ 7es !" 1

conventionnels 2 sont directement issus de la premire gnration, leur architecture na

gure volue au fil du temps et lamlioration de leurs performances tient avant tout aux

progrs de la technologie #ex ( l#%&'()*+" d#nalo!%evices$+ 7a deuxime gnration est

apparue il ya quelques annes avec lapparition du M&-)$/" de e"as 0nstruments, le

premier processeur base sur une architecture ?73@+ Ces processeurs, beaucoup plus

puissants, intgrent des techniques matrielles volues identiques 5 celles que lon trouve

dans les microprocesseurs modernes+ 3ls visent avant tout le crneau des applications !"

hautes performances, tandis que les !" conventionnels se placent sur le secteur du 1 faible

coDt [ faible consommation 2+onc on se focalisera sur la famille des !" dite /6!NKB de /exas 3nstruments, ce

constructeur est en effet le leader sur le march des processeurs de traitement du signal et de

limage+ 'prs avoir rapidement survol cette famille, nous nous intresserons 5 lun de ces

!" ( le /6!NKBCAxx+ Ce processeur est en effet dit 1 High "erformance 2 et il est de plus

en plus rpandu+

Des DSP particuliers : la famille TMS!" :

Cette famille de !" englobe des processeurs JA>NK bits, 5 virgule fixe ou flottante+ 7eurdveloppement a commenc en JIEK avec le /6!NKBJB, un !" 5 virgule fixe+


21/62



'ujourdhui, la famille /6!NKB est divise en trois plates>formes qui sont les /6!NKBCKBBB,

/6!NKBC\BBB et /6!NKBCABBB+ Cette dernire englobe deux types de processeurs, les

/6!NKBCAKxx, /6!NKBCAQxx et /6!NKBCAxx+ 'fin de simplifier lcriture, nous parlerons

de PCAK, PCAQ et PCA+ =n peut voir sur la figure Q les diffrents types de processeurs de cette

famille+

Figure ( : )i%%rent %amille de *exas +nstruments.

7es processeurs PCAKJJ, PCABJ, PCAKBJ et PCAKBK travaillent respectivement 5 des frquences

de J\B, JA, KBB et K\B 6HU+ Ce sont des architectures ?73@ #?ery 7ong 3nstruction @ord$

dordre E, cest>5>dire quils sont capables dexcuter jusqu5 E instructions NK>bits en

parallle+ 7e cLur de leur C"* #Central "rocess *nit$ est constitu de NK registres gnraux

de NK>bits, et de huit units de traitement, deux multiplieurs et six '7* #'rithmetic and

7ogic*nits$+ Ces notions sont essentielles pour la comprhension des mcanismes internes et

la programmation, notamment en assembleur+

b. Architecture interne du DSP :

'fin de bien comprendre le fonctionnement des !", il faut voir ce processeur comme un

ensemble de blocs interconnects+

=n voit sur la figure \ le dtail de larchitecture interne du !" bas sur le cLur CABBB #dont

est driv le CA$+ 7e cLur C"* possde (

*ne unit de chargement de programme #program fetch$, une unit de rpartition des

instructions #instruction dispatch$, une unit de dcodage des instructions, NK regitres de NK>

bits spars en deux fois JA registres #' et 8$, deux voies pour les donnes #data path$

contenant chacune quatre unit de traitement, deux registres de contrGle et une logique de

contrGle+


22/62



Figure , : Architecture interne du )-P.

7es units excutent des instructions logiques, de dcalage #!hifting$, des

6ultiplicationsHardwares et des oprations sur les adresses de onnes+ /ous les transferts

de donnes entre la file de registre et la mmoire se font exclusivement par les units 1 ata>

adressing 2+7es quatre chemins sont croiss, ce qui permet lchange de donnes entre les deux files de

registre+ 7a figure montre les deux 1 data paths 2 du PCA oM apparaissent (

7es deux files de registre #' et 8$, les huit units #+7J, +7K, +6J, +6K, +!J, +!K, +J et +K$, les

deux voies de chargement depuis la mmoire 7J et 7K #7]7oad$, les deux voies de

stoc0age vers la mmoire !/J et !/K #!/]!tore$, deux croisements #registre file cross path$

entre les files de registre JX et KX et deux chemins dadresse de donnes #data addresspaths$

'J et 'K+

7es registres gnraux supportent des donnes sur NK et QB>bits pour les calculs en virgule

fixe+ 7es donnes sur QB>bits sont contenues dans deux registres ( les NK>bits de poids faibles

#7!8$ sont stoc0s dans un registre pair et les E>bits de poids fort restant #6!8$ sont stoc0s

dans les E>bits de poids faible #7!8$ du registre situ immdiatement au>dessus #qui est

forcment impair$+ 7e PCA peut galement utiliser cette m9me paire de registres pour les

calculs double>prcision sur AQ>bits+


23/62



*n processeur 5 virgule flottante est gnralement plus coDteux, car il a plus dune

estimation relle ou une plus grande puce en raison de circuit supplmentaire ncessaire

pour grer les nombres entiers ainsi que l.arithmtique flottante+ "lusieurs facteursentrent en

jeu lors du choix d.un !" spcifique tels que le coDt, la consommation d.nergie et la

vitesse+ 7es processeurs CAx sont particulirement utiles pour les applications ncessitant

des calculs intensifs+ 7a famille de la CAx comprend deux processeurs 5 virgule fixe #par

exemple, CAKx, CAQx$ et 5 virgule flottante #par exemple, CAx$+

7a figure ci>aprs montre lorganisation gnrale en blocs dun !" bas sur une

architecture ?73@ et Harvard (

Figure : lorganisation en &locs dun )-P &as sur une architecture /0+ et ar"ard.

7a diffrence principale entre ce !" et le /6!NKBCAKBJ est quil a la capacit de raliser des

calculs en virgule flottante en double prcision, suivant une norme 3---+

=n peut galement sintresser 5 ses principales caractristiques (

7a tension dalimentation de J+E? #pour le cLur$ ou K+\? ainsi la frquence dhorloge

nominale de JA6HU+ Celle>ci est paramtrable, comme dans le cas du PCAKBJ, grce 5 un

multiplieur de frquence par J ou Q, 'rchitecture Harvard #mmoire de programme et

mmoire de donnes spares$ et ?73@ dordre E, "ipeline dune profondeur de JA tages

#JJ dans le cas du PCAK$, la mmoire de programme fonctionne suivant Q modes #6'""-,

C'CH-, %4--^-, 8_"'!!$, "ossde un 6' #irect 6emory 'ccess$ qui permet de faire

des transferts de donnes de lextrieur vers la mmoire interne sans passer par le C"* et


24/62



"ossde une -63% #-xternal 6emory 3nter%ace$ qui permet de faire linterfaOage entre

diffrents types de mmoire externe et le !"+

Conc$usion :Ce chapitre nous a permis de comprendrela diffrence entre un !" et un %"&' au niveau

de larchitecture en prcisant les lments de bases et les diffrentes architectures dans

chaque cible+ onc selon notre besoin et selon le type dapplication en traitement de signal,

on choisit la cible qui rpond aux exigences en termes de vitesse, consommation et coDt+


25/62



Chapitre 2 : I%p$%entation du

fi$tre nu%ri&ue !I' sur !P"A etD#P


26/62



Introduction :ans le cadre pratique, une implmentation du filtre %34 sur le %"&' et le !" ncessite une

bonne connaissance sur le fonctionnement dun filtre %34 pour lutilisation des nouveaux

outils permettant de faciliter les tches de la programmation software du filtre afin de

limplmenter, simuler et tester son fonctionnement en temps rel+

I.

!i$tre (u%ri&ue :

1. Dfinition :

-n lectronique, un filtre numrique est un lment qui effectue un filtrage 5 l.aide d.une

succession d.oprations mathmatiques sur un signal discret+ C.est>5>dire qu.il modifie le

contenu spectral du signal d.entre en attnuant ou liminant certaines composantes

spectrales indsires+ Contrairement aux filtres analogiques, qui sont raliss 5 l.aide d.un

agencement de composantes physiques #rsistance, condensateur, inductance,transistor,

etc+$, 7es filtres numriques tant gnralement raliss par des processeurs, ils sont dfinis 5

l.aide de langages de programmationSIT+

7es filtres numriques peuvent, en thorie, raliser la totalit des effets de filtrage pouvant

9tre dfinis par des fonctions mathmatiques ou des algorithmes+ 7es deux principales

limitations des filtres numriques sont la vitesse et le coDt+ 7a vitesse du filtre est limite par

la vitesse #l.horloge, le 1 cloc12 en anglais$ du processeur+ "our ce qui est du coDt, celui>ci

dpend du type de processeur utilis+ "ar contre, le prix des circuits intgrs ne cesse de

diminuer, et les filtres numriques se retrouvent partout dans notre environnement, radio,

tlphone cellulaire, tlvision, lecteurs 6"N, etc+

*n filtre numrique peut 9tre dfini par une quation aux diffrences, c.est>5>dire l.opration

mathmatique du filtre dans le domaine temporel #discret$+

7a forme gnrale du filtre d.ordre 6 est la suivante (


27/62



=

yn= + 1+ 2 + + 1 2+ +

-xemple (

yn= + 1,5 1 0,5 2

*ne fonction de transfert, dans le domaine frquentiel #/ransforme en ^$, permet

galement de dfinir un filtre numrique+ 'insi, la fonction de transfert gnrale d.ordre V

d.un filtre numrique est la suivante (

!"#$=%"&$'"&$=( &)( &)

!"#$ =+ &)+ &)+ + &)

1 + &)+ &)+ + &)

-xemple (

*"&$ = 11 1,5&)+ 0,5&)

7a valeur des coefficients a et b fixera le type de filtre, passe>bas, passe>haut, etcSIT+

2. !i$tre !I'

-n traitement numrique du signal, le filtre 5 rponse impulsionnelle finie ou filtre 43% #en

anglais 2inite 0mpulse 3esponsefilterou 203 filter$ est un filtre numrique qui est caractris

par une rponse uniquement base sur un nombre fini de valeurs du signal d.entre+ "ar

consquent, quel que soit le filtre, sa rponse impulsionnelle sera stable et de dure finie

dpendante du nombre de coefficients du filtre+

"armi les filtres linaires, les filtres 5 rponse impulsionnelle finie, sont opposs aux filtre 5

rponse impulsionnelle infinie #filtre 433$ qui eux ne peuvent 9tre raliss qu.avec des

implmentations rcursives qui remplacent une convolution sur une plage infinie, par un

nombre fini d.tats internes qui dpendent de l.histoire passe du filtre+

e faOon gnrale le filtre 5 rponse impulsionnelle finie est dcrit par la combinaison

linaire suivante (


28/62



yn= + 1+ 2 + + oM xSiTJ ` i n reprsente les valeurs du signal d.entre et ySiTJ ` i n les valeurs du signal de

sortie+

"uisque la rponse est une somme d.un nombre fini de valeurs, le filtre 43% estnaturellement stable d.aprs le critre -ntre 8orne[!ortie 8orne+

7es remarques gnrales suivantes peuvent 9tre portes sur les filtres %34 (

7es filtres %34 sont forcment stables, peu importe les coefficients utiliss

7a complexit d.un filtre 334#3nfinite 3mpulse 4esponsefilter$est moindre que celle d.un

filtre 43% du m9me ordre+ Cette proprit peut 9tre utile sur les plateformes limites en

puissance de calcul

&nralement, les filtres %34 sont moins sensibles aux erreurs de quantification que les

filtres 433+ 7.absence de rcursivit emp9che les erreurs cumulatives+

*n filtre %34 est moins slectif qu.un filtre 334 du m9me ordre+ C.est>5>dire que la

transition entre la bande passante et la bande rejete est moins rapide que dans le cas du

filtre 334+

Contrairement 5 un 334, un filtre %34 peut avoir une rponse impulsionnelle symtrique

et introduire un retard sur le signal mais aucun dphasage+

7es filtres numriques peuvent 9tre raliss 5 l.aide de trois lments ou oprations de base+

!oit l.lment gain, l.lment de sommation et le retard unitaire+ Ces lments sont suffisants

pour raliser tous les filtres numriques linaires possibles+ 7a ralisation prsente dans la

figure suivante est une ralisation directe de type J du filtre %34SET+

Figure : -tructure gnrale dun %iltre F+4.


29/62



3. Pour&uoi un fi$tre !I'

*ne des questions quon peut se poser cest dans quelles situations il nous convient dutiliser

un filtre genre %34 ou un filtre genre 334+

7es filtres 334 ont lavantage quils sont efficaces+ 'vec trs peu de pGles et Uros on peut laplupart des rponses frquentielles dont on peut avoir besoin dans les applications audio+

Cependant, le filtre tant rtroactive, les erreurs de prcision numrique deviennent une

question dimportance, car ils peuvent samplifier et devenir dehors contrGle, dabord dans

la forme de bruit, mais ventuellement dans la formedinstabilit+ 7a forme de la rponse

impulsionnelle nest pas facile 5dterminer, car elle est dfinie indirectement par les pGles et

Uros de H#w$+

"ar contre, les filtres %34nont jamais des problmes dinstabilit, car la sortie nest quune

somme finie des chantillons de lentre+ *n autre avantage des 43% est le retard de group

constant, qui permet davoir une distorsion de phase minimale sur le signal trait+ 7a

rponse impulsionnelle dans le cas 43% est parfaitement contrGlableSJBT+

II. I%p$%entation sur !P"A et D#P :

1.

)a carte *#+,011 du !P"A:

a. Description de la carte TSW6011 du FPGA:

Prsentation du TSW6011EVM de Texas Instruments :

7a carte dvaluation /!@ABJJ-?6 de /exas 3nstruments est la seule carte de canal 4X

#canal de rception$ qui peut 9tre utilise pour dmontrer 5 la fois les performances dun

dispositif /4%NJJ et lalgorithme de correction 3Z #3 ( 3n phase, Z (Zuadrature de phase$ quiest intgr dans le %"&'+

7a carte /!@ABJJ-?6 contient les circuits de base suivants (

*n rcepteur des signaux 4% /4%NJJK\ qui contient aussi un filtre passe bas un

convertisseur 'nalogique>Vumrique des donnes '!\KEK un %"&' 'ltera Cyclone 333

pour le traitement adaptatif du signal numrique pour la correction 3Z un gnrateur

dhorloge CC-AKBB\ pour gnrer les horloges du systme et un convertisseur Vumrique>


30/62



'nalogique 'C\AK pour faciliter la mesure de la performance 5 travers un analyseur de

spectreSNT+

7a carte /!@ABJJ-?6 fournit des options pour envoyer un signal 4% d.entre directement 5

lentre du /4%NJJK\ ou par l.un des deux amplificateurs 5 faible bruit 7V' en dplaOantdeux rsistances+ -n outre, il y a une option pour activer deux 'C #'nalogue to igital

Conversion$ que lon a besoin 5 partir d.une source externe+ Cette source peut 9tre

asymtrique #single>ended$ou un signal diffrentiel #differential signal$+ "ar exemple, la

sortie C6=! du /4%NJJ-?6 peut 9tre interface avec l.entre C6=! d.une /!@ABJJ pour

effectuer des tests de temprature de la /4%NJJK\+ 3l y a galement une option pour

contourner l.oscillateur intgr avec une source externe+

Schma du TSW6011EVM :

7e schma de principe de la carte /!@ABJJ est illustr sur la figure E+ 7es donnes de sortie

peuvent galement 9tre analyses 5 l.aide de deux autres sorties+ *ne sortie dun connecteur

C6=! qui fournit des donnes numriques, cette interface dispose d.un rseau 4C sur

toutes les donnes et les signaux d.horloge pour permettre 5 l.utilisateur de brancher un

Pconnecteur C6=! analyseur logique directement sur le connecteur+

*ne autre option pour la capture des donnes est d.utiliser un autre connecteur branch

surune autre carte d.acquisition de donnes /!@JKBB-?6 de /exas 3nstruments+ Ce

connecteur KJ sur la /!@ABJJ contient des donnes 7?! qui peuvent 9tre reOus par un

conseil /!@JKBB+ 7e connecteur d.entre 7?! sur les /!@JKBB se branche directement sur

KJ de la /!@ABJJ+ Cette interface peut 9tre utilise pour capturer les donnes de l.ensemble

des quatre 'C utiliss par cette conception+ 7e %"&' reformate la sortie de donnes

binaires sans signe, qui est requise par le /!@JKBBSNT+

7es principales composantes sur /!@ABJJ sont les suivants(

/4%NJJ( intgr directementle dmodulateur en quadrature+

'!\KEK( JK>bit avec Ecanaux 'C #jusqu.5 A\ 6!"! #6illion !ymbole "er !eciond$$+

CC-AKBB\( \[JB gnrateur d.horloge de sortie+

'C\AK( JQ bits+


31/62



Figure 5 : -chma s6noptique de la carte *-711

b. Les difficults de limplmentation :

"armi les problmes rencontrs lors de limplmentation du filtre %34 sur cette carte est que

toutes les entres sont de type analogiques 4% sachant que celles du %"&' sont de type

numriques, donc on a besoin de convertir les signaux analogiques en signaux

numriques,et ceci en utilisant un convertisseur analogique numrique de la carte,et chaque

sortie de l'C qui est cod sur JK bits sont suivis par un bloc de srialisation cest>5>dire de

JK bits parallle vers srie de type diffrentiel+ 'lors les donnes reOues5 partir de l'! sont

sous format sries et pour faire le traitement sur ces donnes il faut ajouter un bloc en ?H7

sur le %"&' qui fait lopration inverse cest>5>dire de la srie au parallle et ensuite entrer

ces donnes 5 lentre du filtre car elle est de type parallle+

7e Kmeproblme cest que pour utiliser ce convertisseur il faut le configurer 5 travers une

interface propose par /exas 3nstruments, cette configuration nous permet de choisir quel

'C on va utiliser, lannulation du bruit ou non et aussi la configuration du circuit /4% par

lajustement du gain et lactivation du filtre passe bas et autre configurations+7interfaceest


32/62



connecte 5 la carte via le port *!8alors que les donnes reOues par ce port sont diriges

seulement vers le %"&' ce qui signifie que ce dernier est luniqueresponsable de la

configuration du /4% et du 'C, donc lachat de l3" original d'lteraet indispensable pour

raliser cette tche+ Cest>5>dire le programme qui fait la configuration des circuits /4% et

'C

c. Les solutions proposes :

"our arriver 5 implmenter le filtre sur le %"&' et tester son fonctionnement on a vit

lutilisation du/4% et de l'C de la carte+ onc on a propos comme solution la cration

des donnes numriques 5 lintrieur du %"&'+

Ces donnes ont t prises 5 partir du testbench gnrer par le %'/==7 de6atlabet

taient stoc0s dans le %"&' afin de les utiliser comme des entres pour le filtre,et pour y

arriver on a ajout une mmoire en ?H7 sur le %"&' pour stoc0er ces donnes et ensuite

faire une lecture de la mmoire, donc la sortie de cette dernire est lentre du filtre+

d. Design et simulation du filtre :

7a Jertape est la ralisation du filtre numrique %34 de type passe bande 5 laide de loutil

%'/==7 du 6atlab, alors on choisit les caractristiques du filtre selon nosbesoin+

ans notre cas on a choisi un filtre %34 passe bande dordre QB avec la J er frquence de

coupure qui est gale 5 +A


33/62



Figure 8 : design du %iltre sur F)A*990.

'prs avoir dfinit le filtre et entrer toutes les caractristiques, un simple clique sur la

NmeicGne du haut qui apparait 5 droite de la fen9tre, et qui est nomme 1 !et

quantiUationparameters 2, permet de configurer le nombre de bit d-[! et le type de

limplmentation entre P%ixed>point ou P%loating>pointet autre paramtres comme le

montre la figure suivante (

Figure 17 : -et quantiationparameters


34/62



7orsque tous les paramtres sont bien dtermins, on peut ainsi gnrer le code ?H7

spcifique 5 notre filtre qui est dj5 configur+ "our ce faire, dans le menu on slectionne le

bouton P/arget puis P&enerate H7 pour configurer tous les paramtres associs au

filtre concernant larchitecture, le /est 8ench+

'prs la gnration du code ?H7 et le /est 8ench, et pour vrifier le code du filtre en

?H7 et son fonctionnement, on a obtenu les rsultats suivants sur le logiciel 6odel!im+

Figure 11 : -imulation du %iltre sur ;odel-im.

onc on remarque que le signal dentre gnr par le /est 8enchet un signal sinusodal

dune frquence variable comme le montre la figure prcdente, et on remarque quon a

obtenu 5 la sortie un signal filtr+ Ce filtre joue le rGle dun filtre passe bande, il laisse passer

juste les frquences inclues dans cette bande+ans cette simulation la premire frquence de

coupure est ( E


35/62



le code en ?H7 ou en ?erilog des diffrents blocs comme ( la mmoire 4'6, les filtres de

traitement dimages et vidos, bloc de la transforme de %ourrier et dautre blocs et

fonctions+

=n a jusqu5 QBBB valeurs numriques du signal dentre qui est gnr par le /est 8ench,alors on a utilis une mmoire 4'6 de QBIA mots de Ebits cest>5>dire un bus dadresse de

JKbits #KJK ] QBIA$+

7entre du filtre reprsente les donnes stoc0es sur la mmoire 4'6 de Ebits #loutil

6egaCore de Zuartus 33 ne permet de gnrer que des mmoires de Ebits$ pour cela on a

choisi un vecteur de Ebits pour lentre du filtre+

-t pour la sortie du filtre, on remarque quelle estcode sur JQ bits parce que lentre du

convertisseur numrique analogique et aussi code sur JQ bits+



36/62



onc on peut voir lensemble descomposants raliss en ?H7 dans un seul programme

avec la cration dans le programme principal des appels aux composants dcrits dans le

schma synoptique du %"&'+

7a vue gnrale de lutilisation de la carte est montre dans la figure suivante (



37/62



Figure 1(: -imulation sur ;odel-im.

"our simuler la sortie du filtre on a visualis en binaire pour quon puisse faire une

comparaison entre les signaux sur 6odel!im et la sortie du filtre en temps rel sur !ignal

/ap+

Figure 1,: /isualisation en temps rel du signal de sortie sur -ignal *ap.

2.

)a carte C,-13 D# du D#P :

a. Description de la carte C6713DSK :

"our raliser le projet et faire une conception dun programme, les outils suivants sont

ncessaires (


38/62



7e paquet !< #!" !tarter parleursSKT+

Figure 1: la carte =13)->.

Carte D+ :

7e paquet !< est encore relativement peu coDteux #NI\ $ et il est puissantavec les outils de

support de matriels et logiciels ncessaires pour le traitement du signal en temps rel+ 3l

s.agit d.un systme de !" complet+ 7a carte !< a une taille approximative de \E inches,

et comprend un processeur de signal numrique CAJN 5 virgule flottante et un codec stro

NK>bit /7?NKB'3CKN #'3CKN$ pour l.entre et la sortie+


39/62



7e codec '3CKN utilise une technologie sigma>delta qui offre un 'C et 'C+ 3l se connecte

5 un systme dont la frquence dchantillonnage est de JK 6HU, et qui peut 9tre facilement

rglable et peut varier de E 5 IA 0HU+

7a carte !< comprend JA 6o de mmoire synchrone dynamique 5 accs alatoire #4'6$et K\A 0o de mmoire flash+ Zuatre connecteurs de la carte fournissent des entres et sorties (

63C 3V pour lentre micro, entre ligne pour l.entre ligne, sortie ligne pour la sortie de

ligne et casque pour une sortie casque #multiplex avec la sortie ligne$+

7.tat des quatre commutateurs 3" de l.utilisateur sur la carte !< peut 9tre lu 5 partir d.un

programme et fournit 5 l.utilisateur une interface de contrGle de la rtroaction+ Cette carte

!< fonctionne 5 KK\6HU et intgre des rgulateurs de tension fournissent un voltage deJ,KA ? pour le noyau CAJN et N,N ? pour la mmoire et les priphriquesSKT+

Figure 1: -chma s6noptique de la carte et du =odec.

b.

Design et simulation du filtre :

7es coefficients du filtre sont les responsables du changement du type du filtre, et 5 partir de

ces coefficients on peut jouer sur la nature du filtre et aussi sur les frquences de coupures+

/oujours avec loutil %'/==7, on peut gnrer ces coefficients aprs avoir configur tous

les paramtres corresponds 5 notre besoin+


40/62



!ur le menu on clique sur le bouton P/arget puis Pgnrer le C Haeder, ce fichier contient

tous les coefficients de notre filtre quon peut utiliser dans le programme en C sur le logiciel

Code Composer !tudio+

'prs avoir crit le programme en C sur Code Composer !tudio, ona entr toutes lesbibliothques ncessaires comme le montre la figure suivante (

Figure 15: Programmation sur =ode =omposer -tudio 3.1

=n a simul le programme sur le logiciel et par un outil daffichage des graphes sur C!! on a

trouv les rsultats suivants (

ans le domaine temporel, on remarque quil reprsente le fonctionnement dun filtre passe

bande comme le montrer la figure suivante (


41/62



Figure 18 : -imulation dans le domaine temporel.

-t dans le domaine frquentiel, on a obtenu le m9me graphe que lon a dj5 mentionn dans

le %'/==7, et on remarque que la Jerefrquence de coupure est de lordre de JB


42/62



onc 5 la fin on a obtenu un filtre passe bande avec une bande variante de E


43/62



Chapitre 3 : Co%paraison de deux

i%p$%entations sur $es

diffrentes ci/$es


44/62



Introduction :ans ce chapitre nous dtaillons la diffrence entre un !" et un %"&' au niveau de la

vitesse dexcution des instructions, la consommation dnergie et le coDt, ces paramtres

nous permettent de distinguer la meilleure cible pour implmenter des algorithmes de

traitement de signal+

I.

Diffrentes contraintes pour diffrents do%aines

1. Perfor%ance :

7a performance requise par une application est directement fonction de la contrainte

tempsrel et de la complexit des algorithmes mis en Luvre+ "lus la contrainte temps>rel est

forte, moins le systme dispose de temps pour excuter les algorithmes requis+ !i les

algorithmes eux>m9mes sont complexes, cest>5>dire que le nombre doprations ncessaires

pour les raliser est trs lev, alors la char!e de calcul #le nombre doprations 5 raliser par

unit de temps$ requise par lapplication est importante et le systme devant la raliser doit

9tre puissant+ -n rgle gnrale, la contrainte temps>rel dun systme est fortement lie 5 la

frquence dchantillonnage des donnes quil traite+ 7es systmes 4adar fonctionnent 5 des

frquences trs leves #%igure KK$ et doivent donc traiter de grandes quantits de donnesen un temps trs court, mais les algorithmes mis en Luvre sont relativement simples au

contraire, les modles numriques utiliss en mtorologie ne sont pas soumis 5

unecontrainte de temps trs forte #quelques prvisions dans la journe suffisent en gnral$

mais la complexit des algorithmes est infiniment plus grande+ Ces deux types dapplication,

bien que soumises 5 des contraintes diffrentes, requirent donc toutes les deux des

systmes disposant dune grande puissance de calcul+

Figure 22 : Estimation Frquence ? =omplexit pour di%%rents t6pes dapplication


45/62



2. Conso%%ation $ectri&ue :

7a consommation est devenu le critre le plus important pour le domaine de lembarqu+

7autonomie est devenue un argument de vente majeur et les industriels cherchent 5 rduire

au minimum la consommation des systmes dans leurs produits+ 7es perspectives

daugmentation de la capacit des batteries tant limites, les efforts se tournent vers la

conception de circuits assurant de grandes puissances de calcul pour une consommation la

plus faible possible+

3. )e cot des circuits nu%ri&ues :

7e coDt financier dun circuit intgr du point de vue du fabricant est une notion plus

complexe quil ny paraFt, et difficile 5 valuer priori, cest>5>dire au tout dbut du flot de

conception+ =n peut lestimer comme la somme de deux composantes principales ( le coDt de

production 1 brut 2 du composant, et le coDt de dveloppement+

7e coDt de production dpend de nombreux facteurs tels que la technologie utilise, le coDt

du test, le rendement de fabrication, le type de pac0aging employ, etcSQT+ u point de vue

dun concepteur de circuits, la surface de silicium est un facteur trs important puisque le

coDt de production dun circuit en fonderie est directement li 5 la surface employe+ 7e

nombre de 1 pattes 2 externes de linterface a aussi une grande influence pour les circuitsdestins 5 lintgration sous forme de composants discrets+ ans le cas qui nous intresse,

celui des cLurs de circuits intgrables dans des &ystem(4n($hip 5&oc6, ce dernier facteur

nintervient pas la recherche de la surface minimale devient donc le principal moyen pour

rduire le coDt dun cLur de circuit+

7e coDt de dveloppement est quant 5 lui proportionnel au temps de conception et au coDt

humain. !on importance par rapport au coDt final est inversement proportionnelle au

volume de production+ 7es facteurs qui influent sur le coDt de dveloppement sont la

complexit du circuit, le temps de test, la disponibilit et la qualit des outils de conception+

' lheure oM lindustrie lectronique utilise de plus en plus de standards #M'E7 pour la

vido, 7&M et 8M& pour la tlphonie$, la notion de flexibilit est devenue primordiale+

*ne solution flexible permet de prendre en compte les changements de standards au dernier

moment, et vite ainsi de reconcevoir le circuit+ 7e gain est double ( coDt de conception

rduit et temps daccs au march #ime(to(Mar1et$ acclr, ce dernier point tant


46/62



particulirement critique dans les marchs trs concurrentiels comme celui de la tlphonie

mobile+

II.

Interprtation des rsu$tats de $i%p$%entation :1.

Interprtation sur !P"A :

'prs avoir crit le programme en ?H7 de notre filtre sur le logiciel Zuartus 33, il nous a

permis de faire lanalyse et la synthse du filtre par plusieurs paramtres qui entrent en jeu+

7a synthse du programme nous donne les rsultats suivants (

Figure 23: 4apport de compilation sur @uratus ++.

=n remarque quon a consomm jusqu5 J\QEE parmi KQAKQ lments logiques donc un

pourcentage doccupation de ANW dans le %"&' d'ltera Cyclone 333+

"our les registres on a une consommation de AEI parmi KQAKQ donc un pourcentage de NW,

concernant la mmoire interne de type 4'6 6I< du %"&', on a consomm NKAE bitsparmi ABEK\A cest>5>dire que le %"&' contient AA 4'6 de type 6I< donc correspond au

\IQ


47/62



a. Vitesse dexcution :

7a frquence de fonctionnement du %"&' est de JKK 6HU donc comme estimation de la

vitesse on obtient (

%"&' 5 JKK 6HU avec KE multiplieurs (

JKK BBB BBB KE ] #$% """ """ oprations par secon&e'

-t une estimation maximale de la vitesse dexcution est (

%"&' 5 JKK 6HU avec JNK multiplieurs (

JKK BBB BBB JNK ] JA JBQ BBB BBB oprations par seconde+

b. Consommation lectrique :

Zuartus 33 nous a permis aussi de faire une estimation de la puissance consomme par le

%"&' en utilisant un outil de compilation qui sappelle P"ower"lay, cest un outil puissant

permettant danalyser le systme et faire une estimation de puissance en donnant le rsultat

avec le @att et aussi il permet de dvelopper de nombreuses optimisations lectriques

automatiques qui sont transparentes pour le concepteur, mais offrent une utilisation

optimale de larchitecture %"&' 5 minimiser la puissance+

ans notre cas la puissance estime est la suivante et comme le montre la figure suivante (

Figure 2(: Estimation de consommation de la puissance sur FPGA.

onc la puissance estime pour le design est de lordre de ()'")m@+

c.

Cot :

7ors de la conception dun %"&' 5 faible coDt, nous devons rgler le compromis entre

puissance, performance, fonctionnalits et le coDt global du dispositif+ Vous sommes face 5

au dfi daller au march 5 la hte avec la qualit, des produits de haute gamme avec un prix

raisonnable #figure K\$ (


48/62



Figure 2, : Equili&re puissance$ per%ormance$ %onctionnalit et cot.

'ltera a adopt une nouvelle mthodologie de conception pour atteindre les objectifs de

faible coDt pour les applications 5 haut volume+ 7approche traditionnelle de 1 loptimisation

par limination 2 consiste 5 rduire le coDt dun produit existant 5 haute densit en

liminant les fonctions du logiciel+ 8ien que cette mthode soit peu efficace dans la rduction

des coDts de %"&', il natteint pas les niveaux de prix les plus bas possibles pour une taille

donn de la matrice et lemballageSJJT+

2. Interprtation sur D#P :

"our le !" et avec le logiciel Code Composer !tudio on peut faire le profilingc+5+dconnaFtre le nombre de cycle dexcution dune fonction ou une boucle ou une gnrale une

range+

"our y arriver 5 connaFtre le nombre de cycle de la boucle Pfor qui fait la multiplication des

donnes entrant au !" avec les coefficients du filtre, on a fait les deux tests suivants sur le

logiciel Code Composer !tudio (

a.

Benchmarking (Profiling) sans optimisation :

"our profiler le code du filtre il faut vrifier que le compilateur utilis est (g)et le lin0er

utilis est (-c o) comme le montre la figure suivante (


49/62



Figure 2: =on%iguration du compilateur sans optimisation.

'prs avoir effectu duprofiling sans optimisation on obtient le rsultat suivant (

Figure 2 : Bom&re de c6cle Cexcution du &oucle C%or sans optimisation.

onc on a pour un seul accs de la boucle, un nombre de $% cycle &*+orloe, cest>5>dire

que cette boucle Pfor ncessite JNA cycle dhorloge pour excuter 5 lintrieur du !"+Cette analyse est faite sans optimisation+

b. Benchmarking (Profiling) avec optimisation :

"our profiler le code du filtre avec optimisation il faut changer le compilateur par

lutilisation de (g o3)et pour le lin0er ne change rein (-c o) comme le montre la

figure suivante (


50/62



Figure 25: =on%iguration du compilateur a"ec optimisation.

-t aprs avoir effectu leprofiling avec optimisation on obtient le rsultat suivant (

Figure 28: Bom&re de c6cle Cexcution du &oucle C%or a"ec optimisation.

onc pour un seul accs de la boucle, un nombre de % cycle &*+orloe, cest>5>dire que cette

boucle Pfor ncessite AN cycle dhorloge pour excuter 5 lintrieur du !"+onc loptimisation du code en C permet de rduire le nombre de cycle dhorloge par la

moitie pour lexcuter 5 lintrieur du !"+

c. Vitesse dexcution :

7a frquence de fonctionnement du !" est de KK\ 6HU donc une estimation maximale de

la vitesse dexcution est (


51/62



!" 5 KK\ 6HU avec E units (

KK\ BBB BBB E ] $ -"" """ """ oprations par secon&e'

-t selon le atasheet du !" /6!CNKBCAJN on trouve que si on a JEBB 63"! #JEBB 6illion

3nstructions "er !econd$ ce rsultat correspond au JN\B 6%7="! #JN\B 6illion %loating

"oint =perations "er !econd$+

d. Consommation lectrique :

3l est difficile destimer la consommation lectrique du !", mais en gnral, le !"

consomme beaucoup plus pour des raisons de conception et de technologie+

e. Cot :

7a plupart des processeurs !" ne sont pas chrset sont de lordre de JB+ onc pour des

applications de traitements de signalqui sont simples, un !" est suffisant+

III. Co%paratif :

7a %igure NB prsente un comparatif qualitatif des solutions matrielles envisageables pour

limplmentation dun systme numrique de traitement du signal #filtre %34$+ Chaque typede solution offre avantages et inconvnients+

Technologie Performance Surface Consommation Flexibilit Temps de

conception

FPGA Trs bonne Grande Moyenne Bonne Court

DSP Bonne Moyenne Grande Trs Bonne Moyenne

Figure 37 : -olutions matrielles pour s6stDmes )-P

1. atrie$ ou )ogicie$

u point de vue de la performance de calcul brut, lavantage va bien sDr aux solutions

matrielles parallles de type %"&'+ =n y voit que les solutions %"&' sont 5 la fois les plus

rapides mais aussi celles qui prsentent le plus faible coDt surface 9 temps, due 5 lexcellente

densitde calcul de ces solutions+ "ar densit de calcul, on entend le nombre doprations

ralisables ramen par unit de surface+ e ce point de vue, la faiblesse des processeurs

programmables est due au fait quils utilisent des mmoires de grandes capacits pourmmoriser le code logiciel+ Ces mmoires coDtent cher en terme de surface de silicium,


52/62



souvent plus cher que le processeur lui>m9me+ ' linverse, pour les %"&', la

reconfigurabilit est assure par les bits de configuration des C78 et des interconnexions, qui

forment une seule instruction trs large pour tout le circuit+ 7utilisation dune seule

instruction pour mmoriser le comportement du matriel fait que les %"&' reprsente de

manire beaucoup plus dense ltat et la description dun calcul donn+

7autre avantage de ces solutions est quelles fonctionnent 5 une granularit bit,

contrairement aux processeurs qui utilisent des mots #JA, NK, AQ bits$+ *n processeur devant

traiter des informations de largeur J bit utilisera des oprateurs de largeur mot, faisant

chuter lefficacit en terme de densit de calcul+

7a meilleure utilisation du matriel dans les solutions cbles se traduit aussi au niveau de laconsommation lectrique+ Ce paramtre, difficile 5 estimer pour un circuit complet, est

cependant trs fortement li 5 la surface de silicium+ 7es %"&' plus denses en terme de

surface et dont le taux dutilisation des ressources est beaucoup plus lev que pour les

processeurs, ont donc des rendements performance [ consommation bien meilleurs comme

lillustre la %igure NJ S\T+

Figure 31 : Per%ormance$ consommation et % lexi&ilit des di%%rentes architectures matrielles

7utilisation de processeurs programmables spcialiss en lieu et place des solutions

purement cbls est pourtant de plus en plus frquente, particulirement dans le domaine

des circuits ddis aux applications !" SAT+ 7a complexit croissante des applicationsconstitue une premire explication+ ans le domaine de laudio multimdia par exemple, les


53/62



simples systmes strophoniques utiliss dans les annes EB ont laiss la place 5 des

standards de codage plus performants ( %olby #$(-,M'E7), etc+ Ces applications sont trop

complexes pour pouvoir faire lobjet dimplmentation JBBW matrielles, et utilisent en

gnral des systmes mixtes matriel[logiciel+

2. !P"A ou D#P

u strict point de vue de la performance de calcul, les microprocesseurs gnraux nont rien

5 envier aux processeurs !", notamment grce aux techniques matrielles trs

sophistiques utiliss dans ces processeurs et absentes dans la plupart des processeurs !"+

' lheure actuelle, seuls les !" volus de type ?73@ peuvent rivaliser en termes de

performance+

"ourtant, les !" 1 classiques 2 intgrant des architectures mono>scalaires #comme

l#%&')*+"$ sont encore les plus nombreux et les plus utiliss en dpit de leurs

performances moyennes+ 7es deux dfauts rdhibitoires des microprocesseurs gnraux du

point de vue des systmes embarqus sont leur coDt et leur consommation lectrique trop

levs+

7a %igure NK illustre ces considrations en comparant K types de processeurs !" en termes

de performance brut #63"!$, de tension dalimentation, de puissance moyenne dissipe et derapport "erformance[Consommation ( *n processeur !" spcialement conOu pour la basse

consommation #M&-)$:;"$, un processeur !" ?73@ principalement utilis pour ses

performances leves #M&-)$/)"$+

Processeur MIPS Vdd Pmoy MIPS/Watt

TMSC54x 30-200 1.8V 460 mW 1500-3000

TMSC6x 1600 2.5V 2 W 800

Figure 32 : =onsommation et per%ormance par t6pe de processeur

7a premire chose marquante est la consommation du %&' M&$/" par rapport 5 /6!C\Qx+

69me le M&-)$/)", pourtant lun des !" consommant le plus, dissipe vingt fois moins

dnergie pour une performance deux fois plus grande+ Ces chiffres illustrent bien le fait que

les processeurs !" quipant les stations de travail sont conOus avant tout pour la

performance au dtriment du critre de consommation+


54/62



7a puissance de ces processeurs les rend cependant capables dexcuter la plupart des

applications multimdia, vitant ainsi le surcoDt li 5 lutilisation dun circuit spcialis+

Cest dailleurs la raison d9tre des extensions multimdia #MM< ou#lti=ec6 intgres aux

processeurs rcents+ Cependant, pour les applications les plus exigeantes comme les jeux ou

les outils graphiques professionnels, ces extensions sont insuffisamment puissantes et les

utilisateurs doivent avoir recours 5 des cartes dextension intgrant la plupart du temps des

processeurs !" ou des %"&'+

7a flexibilit, le faible coDt, les architectures spcialises en traitement du signal et une

consommation lectrique raisonnable sont les principaux arguments qui plaident en faveur

de lutilisation de processeurs !" pour les applications de traitement du signal+ "armi les

diffrentes solutions matrielles envisageables, les processeurs !" sont ceux qui prsententle compromis "erformance[Consommation[/emps de dveloppement[CoDt le plus

quilibr ST+ 3ls ne sont les meilleurs dans aucune des catgories, mais ne sont mauvais nulle

part, et cest prcisment ce qui fait leur succs+

Conc$usion7tude et lanalyse des diffrents paramtres permettent de bien comprendre quelle est

larchitecture la mieux adapte pour un algorithme de traitement de signal+ onc pour une

application qui ne coDte pas chre et qui ne ncessite pas de gros calcul, un !" est

largement suffisant+ 6ais pour les applications gourmandes en traitement de signal qui

permettent une longue dure des batteries et une grande vitesse de calcul, un %"&' est le

meilleur choix parmi les autres cibles+


55/62



Conc$usion "nra$e

ans le pass, l.utilisation de processeurs de signaux numriques est omniprsente, mais

avec les besoins de nombreuses applications dpassant les capacits de traitement des

processeurs de signaux numriques #mesure en millions d.instructions par seconde #63"!$$,

l.utilisation des %"&' est en croissance rapide+ 'ctuellement, la principale raison pour

laquelle la plupart des ingnieurs choisissent d.utiliser un %"&' par rapport 5 lun des

processeurs de signaux numriques est pilote par les exigences 63"! de l.application et la

consommation dnergie+ 'insi, la comparaison entre le processeur de signaux numriques

et le %"&' met l.accent sur la comparaison 63"!, et la consommation qui ne sont pas les

seuls avantages dun %"&'+

7es %"&' sont bien adaptes au traitement numrique du signal+ ans cette analyse, cela a

t montr pour le cas particulier des filtres+ 7es dispositifs ont suffisamment de puissance

pour permettre des traitements complexes en parallle+ 7es outils de dveloppement rendent

le temps de dveloppement raisonnable et la simulation permet un bon dimensionnement et

une bonne analyse des performances+ 7es diffrents outils de synthse nont pas tous les

m9mes performances, parce quils neffectuent pas le m9me type doptimisations+

Ce "rojet de %in d-tudes nous a permis de nous familiariser avec les deux


56/62



Annexe 1 : Description des diffrents /$ocs sur $a carte

*#+,0114 :

TRF3711 :

7e /4%NJJ comprend des filtres programmables en bande de base, un C rglable pour la

correction de dcalage, et des amplificateurs tampons pour piloter directement l'C+ Ce

circuit est conOu pour un fonctionnement avec @C6', @i6'X et 7/- modulation ainsi

que d.autres schmas de modulation de signaux 5 haute bande passante+ 7es amplificateurs

5 gain programmable sur puce permettent le rglage du niveau de signal de sortie sans le

besoin de dispositifs externes 5 gain variable #attnuation$+ 7e /4%NJJ intgre des filtres

passe>bas en bande de base programmables qui >attnuent les interfrences 5 proximit, cequi limine la ncessit d.un filtre 5 bande de base externe+ 7e filtre 5 lintrieur du /4%NJJ

est un 8utterworth huitime ordre avec B, 6HU 5 J\ 6HU #rsolution E bits$ bande passante

programmable qui couvre J,Q 6HU 5 NB 6HU de bande passante du signal complexe #8@$+

7es autres caractristiques du /4%NJJK\ comprennent(

) &amme de frquences jusqu.5 Q &HU+

) 'mplificateur intgr 5 gain programmable en bande de base+

) filtre 5 bande de base programmable sur puce+

) Haute out>of>band3"N ( KQ d8m 5 KQBB 6HU+

) Haute out>of>band 3"K( AB d8m 5 KQBB 6HU+

) 7a technologie silicium>germanium+

ADS5282 :

7'!\KEx est une famille de haute performance, de faible puissance, octal canal 'C qui

sont disponibles soit dans un boFtier de I mm x I mm, Z%V ou un paquet H/Z%">EB, avec

signalisation diffrentielle 5 basse tension srialis #7?!$ pour les sorties et une grande

varit de fonctions programmablesSNT+

7'!\KEK comprend galement(


57/62



) rsolution JK bits avec A\>6!"! vitesse d.chantillonnage+

) entre analogique pleine chelle( K ?""

) gain numrique programmable( B 5 JK d8

) *ne sortie srie 4 7?!+

7es applications typiques pour les dispositifs '!\KEx sont l.imagerie mdicale,

l.infrastructure des stations de base sans fil et de l.instrumentation de mesure+

FPGA :

7e %"&' excute un traitement de signal en bande de base tel que la mesure numrique de

la puissance, la correction 3Z, commande de gain numrique, Kx interpolation, la

compensation du dcalage en courant continu, et de mlange en quadrature+ JK>bits de la

sortie srie '!\KEK avec un dbit de donnes de AJ,QQ 6HU est livr 5 une interface !erial>

5>-!-43'7 pour convertir le format des donnes srie 5 JK bits de donnes parallles dans

le %"&'+ "our une utilisation !", JK bits d.entre sont simplement tendus 5 une version

JA bits des donnes de format de complment 5 deux, et puis livrs au module de correction

d3Z en %"&'+ 7a figure suivante montre le schma de principe de %"&'SNT+

Figure 33: -chma de principe du programme original.

'prs un traitement de correction 3Z, le gain des signaux 3 et Z peut 9tre augmente jusqu.5JE d8 sur la base de B,\ d8+ 7.amlioration de la gamme dynamique du signal produit une


58/62



amlioration de la qualit du signal en bande de base pour des caractristiques telles que le

rapport signal>sur>bruit #!V4$, le taux d.erreur sur les bits #8-4$, ou l.amplitude du vecteur

d.erreur+ 3nterpolation par un facteur de K, C offset compensation, et les blocs de mlange

en quadrature sont suivis par le contrGleur de gain numrique pour transfrer les donnes

vers linterface du 'CSNT+

CDCE62005 :

7e CC-AKBB\ a \[JB gnrateurs d.horloge de sortie et comprend deux ?C= intgrs+ 7es

autres caractristiques de ce circuit sont les suivantes(

) !ynthtiseur de frquence "77 avec [ ?C= et le filtre de boucle partiellement intgr+

) !orties entirement configurables, y compris la frquence, le format de sortie+

) --"4=6 intgre dtermine la configuration du circuit au dmarrage+

) blocs de sorties universelles en charge jusqu.5 cinq diffrentiel, JB asymtrique, ou des

Documents

Etude comparative d'architectu - DIOURI Omar_1664.pdf