Logique séquentielle : L’état de la sortie d’une fonction logique séquentielle ne dépend pas exclusivement de la combinaison des variables d’entrée (variables primaires) mais aussi d’états internes à la structure (excitations secondaires qui donnent les variables secondaires). Il est donc possible pour une ligne de la table de vérité de la structure d’obtenir deux états logiques différents, un état logique à l’instant t est dépendant de la combinaison des variables primaires à cet instant mais aussi des états antérieurs de la structure.

Exemple de structure séquentielle : Commande d’un feu tricolore. Pour éviter toute fausse manœuvre dans la commande des feux nous disposons d’un seul bouton poussoir pour commander l’affichage :

Si le feu est vert, un appui sur le bouton poussoir provoque le passage au feu orange,

si le feu est orange, un appui sur le bouton poussoir provoque le passage au feu rouge,

si le feu est rouge, un appui sur le bouton poussoir provoque le passage au feu vert.

1. Structures bistables :

Ce sont des structures qui possèdent deux états stables en sortie (0 ou 1). Cet état est maintenu tant que la structure ne reçoit pas de commande. On distingue les structures synchrones (le changement d’état ne se produit que sur un front du signal de commande) des structures asynchrones (le changement d’état se produit au moment du front qui place le signal de commande à l’état actif, la structure peut alors évoluer tant que le signal de commande est au niveau actif).

Structure élémentaire : La structure élémentaire utilisée dans la conception des fonctions bistables est la structure RS (R comme reset permet de placer la sortie de la structure à l’état 0, S comme set permet de placer la sortie de la structure à l’état 1).

Table de vérité :

R S Qn Qn : état présent, Qn-1 : état antérieur

0 0 Qn-1 état mémoire

0 1 1 mise à 1

1 0 0 mise à 0

1 1 X l’état est fonction de la structure

Chronogrammes

Exemple : simulation ISIS

S R Qn

0 0 Qn-1

0 1 0

1 0 1

1 1 0

S R Qn

0 0 1

0 1 1

1 0 0

1 1 Qn-1

Bascule D : La bascule D est une évolution de la bascule RS, deux types de bascules D sont disponibles, le D flip-flop et le verrou D (D-latch). Flip flop : Deux entrées dont une entrée active sur front (la commande) et l’autre entrée la donnée que la structure doit acquérir.

D D D

C C C

Q Q Q

la commande

C

est active surfront montant

la commande

C

est active surfront descendant

Table de vérité

D C Qn

X ; Qn-1 état mémoire

0 ; 0 la sortie Q prend la valeur de D sur front actif

1 ; 1

Exemple : Le circuit CMOS 4013

Le 4013 est un flip-flop D, les entrées R et S (reset et set) sont prioritaires sur les entrées D et C. La table de vérité fait apparaitre un état interdit (les deux sorties sont dans le même état logique).

Table de vérité de la structure 4013

R S D C nQ nQ

0 0 X 0 n-1Q n-1Q

état mémoire C est inactif

fonctionnement synchrone

en flip-flop D

0 0 X 1 n-1Q n-1Q

0 0 X n-1Q n-1Q

0 0 0 0 1 D passe en Q sur front de C 0 0 1 1 0

0 1 X X 1 0 mise à 1 fonctionnement asynchrone sur

entrées prioritaires 1 0 X X 0 1 mise à 0

1 1 X X 1 1 état interdit

Chronogrammes

Verrou D : Le verrou D comme le flip-flop est synchronisé par le front actif du signal de commande, il peut posséder comme le flip-flop des entrées prioritaires R et S, la différence de fonctionnement réside dans le fait que cette structure reste active lorsque le signal d’horloge est au niveau logique actif, la sortie de la structure suit les évolutions de l’entrée.

Table de vérité : Pour une bascule active sur niveau haut de la commande C.

D C Qn

X ou 0 Qn-1 état mémoire

0 0 la sortie Q prend la valeur de D sur front actif

1 1

0 1 0 la sortie Q suit les évolutions de D

1 1 1

Par exemple 74HC373

Bascule JK C’est une structure à 3 entrées, une entrée J, une entrée K, et une entrée de commande C. Comme dans le cas de la structure D la commande peut être active sur front montant ou sur front descendant, certaines bascules JK intègrent des entrées prioritaires R et S. Table de vérité :

J K C Qn

X X Qn-1 état mémoire pas de front actif sur C

0 0 Qn-1 état mémoire J et K à 0, C actif

0 1 0 K = 1, J = 0, C actif ⇒ 0 en sortie

1 0 1 J = 1, K = 0, C actif ⇒ 1 en sortie

1 1 n-1Q J = 1, K = 1, la sortie prend l’état opposé

Exemple : Les entrées R et S sont inactives.

Application : bascule T, c’est une structure qui ne possède qu’une entrée dont l’état actif provoque la complémentation de la sortie. Il est possible de réaliser une bascule T en utilisant une des deux structures précédentes. Table de vérité :

T Qn

Qn-1 état mémoire pas de front actif sur T

n-1Q front actif sur T la sortie prend l’état opposé

Bascule T à opérateur D.

Bascule T à opérateur JK.

Une des applications de la bascule T est la constitution de compteurs binaires.

1.1. Fonction comptage :

Ce sont des structures qui permettent de compter le nombre d’événements fronts actifs d’un signal. Le résultat du comptage est accessible sur un ensemble de broches du composant sous la forme d’un nombre binaire. Dans la majorité des structures, des broches en entrée permettent l’initialisation du nombre binaire. Cette initialisation peut être une mise à zéro du compteur ou le chargement d’une valeur initiale différente de zéro.

Exemple : Compteur par 8 à bascules D flip-flop

Exercice : en modifiant le câblage du compteur par 8 réaliser un compteur par 5

2. Structure monostable :

La sortie de l’opérateur monostable peut prendre deux états dont un seul est stable, l’autre est l’état déclenché. La structure est caractérisée par :

la durée de l’état instable, cette durée est ajustée par un couple résistance condensateur (RC) externe

le fait que la structure soit redéclenchable ou non. La commande de déclenchement est toujours un front (montant ou descendant).

E ES S1

entrée active sur frontsymbole de la fonction

monostable redéclenchable

monostable non redéclenchable

Exemples : 1)

Monostable redéclenchable

Le monostable n’est pas utilisé en mode redéclenché.

Le passage à l’état haut de la sortie S est commandé par un front montant de l’entrée E., la durée de l’état haut est donnée par la relation TH = K.C1.R1, la valeur du coefficient K est donnée dans le document constructeur du composant il est fonction de la tension d’alimentation. 2)

3. Structure astable :

Cette structure ne possède pas d’état stable, la sortie présente successivement les états 0 et 1, la répétition de ces états est périodique. La structure est caractérisée par sa fréquence et son rapport cyclique.

S

Cette fonction est très souvent réalisée à partir d’opérateurs logiques, la fréquence de fonctionnement est réglée à base d’éléments RC ou de quartz. Exemple :