Lyon Palais des Congrès le 12 février 2014...Technologie CMOS adoptée par Intel pour les générations de 22nm à 7nm Technologie BiCMOS adoptée par ST pour les générations de

TITRE INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES


O. Bonnaud, Lyon, 12 février2014 ‹N°›/31

• Le réseau national de formation CNFM dans

le contexte de la microélectronique vers la

nanoélectronique

Olivier Bonnaud

Professeur émérite à l’Université de Rennes 1 et Supelec

Directeur Général du GIP-CNFM

Groupe Microélectronique et Microcapteurs - IETR, Université de Rennes I, 35042 Rennes Cedex FRANCE, [email protected]

Lyon – Palais des Congrès

le 12 février 2014




Introduction

Le monde de la microélectronique et nanoélectronique est en évolution permanent depuis plus de 50 ans avec une variation qui s’est avérée exponentielle à plusieurs titres. Cette évolution était prédite par Gordon Moore en 1965. « Loi de Moore » Évolution exponentielle prédite et vérifiée pendant 45 ans liée à la réduction des dimensions des composants élémentaires

Au delà de la loi de Moore « Beyond Moore ». Vers la nanotechnologie et l’utilisation de nouveaux matériaux.

Plus que la loi de Moore ou « More than Moore » La réduction avec les mêmes concepts devra s’arrêter ; l’organisation de la complexité pluridisciplinaire permettra d’augmenter les performances.

Cette évolution exponentielle nécessite une adaptation permanente de la formation. Organisation nationale de la formation via le GIP-CNFM




Introduction

Évolution des technologies

Nouveaux composants, nouveaux circuits, nouveaux concepts

Nécessité d’une formation de haut niveau. Le GIP-CNFM coordonne le réseau national

Conclusion

Plan




Introduction




Conclusion

Plan





Moore’s law




Bell Labs, 1947

>108Å

Bell Labs / Lucent Technology, 1997

<103Å [>100,000X Reduction]

Source: ALD2001 Conference


Moore’s law

Transistor: évolution en 50 ans





Réduction des dimensions des grilles des transistors

substrat p

canal n

grille

n+ n+

SiO2

drain source substrat

Longueur

physique

Moore’s law

Année 1980 1985 1990 1995 2000 2005 2010 2015

0,01

0,10

1,00

10,0 4,0µm

2,0µm 1,0µm

0,5µm 0,25µm

0,13µm 65nm

30nm

Lon

gue

ur

de

gri

lle (

µm

) Nœuds

technologiques

45nm




Coupes TEM d’un transistor CMOS sur FDSOI


Coupes TEM de transistors CMOS de type p

Moore’s law





Coupes TEM du transistor MOS Vue de dessus TEM d’un transistor MOS nanométrique


Moore’s law





Coupes TEM du transistor MOS


oxyde enterré

grille

source

drain

aileron de silicium

diélectrique

substrat

Shark fin!

substrat

canal n

grille

n+ n+

SiO2

drain source substrat

oxyde enterré

Technologie CMOS adoptée par Intel pour les générations de 22nm à 7nm

Technologie BiCMOS adoptée par ST pour les générations de 22nm à 7nm

zone désertée

n+


Moore’s law





2008

Moore’s law





L’augmentation de la densité de composants impose l’augmentation du nombre de niveaux d’interconnexion. 8 niveaux de film de cuivre dans cet exemple.

Transistor

MOS

Augmentation de la complexité avec des structures

et des interconnexions tridimensionnelles

Moore’s law





Évolution de la microélectronique vers la nanoélectronique 3D


et des assemblages tridimensionnels

More than Moore’s




Circuits mémoires multi-puce empilées


et des assemblages tridimensionnels


After N.J. Gunther, Intel Corporation report, 2007

More than Moore’s




Co-conception d’une puce nanoélectronique

Exemple d’un système hétérogène 3D


et des assemblages tri-dimensionnels


More than Moore’s




Co-conception d’une puce nanoélectronique : approche hétérogène

More than Moore’s





Introduction




Conclusion

Plan




Insertion de nano particules de silicium dans les grilles de transistors MOS pour améliorer la fiabilité des mémoires de nouvelles générations.

Vers les nanotechnologies

Nouveaux concepts avec des nano-objets

Beyond Moore




Piégeage par diélectrophorèse de nano-objets avec des électrodes inter-digitées



Beyond Moore

Dépôt de nano-bâtonnets de WO3 entre les électrodes

Dépôt de nanoparti-cules d’or sur un seul peigne d’électrodes

Dépôt d’une ligne de nanoparticules d’or entre les électrodes




Nanotubes de carbone, nanofils, graphène



Nanotube between two Al electrodes

Silicon

Nanowire

Au

cube of 2 nm

insulator

"gaps" of 1nm

contact pad

Contact

pad

HfO2

27ÅSilicon

HfO2

27Å27ÅSilicon

Beyond Moore




Analyse par AFM de billes de silices de 100nm de diamètre dans une matrice de PPMA.

Visualisation d’une matrice de motifs obtenus par nano-impression



Beyond Moore




Structure du graphène en couche monoatomique.



Beyond Moore

Un transistor élémentaire à base d’une couche de graphène




Microsystèmes – Assemblage hétérogène.


Nouveaux concepts : structures hétérogènes

Beyond Moore




Introduction




Conclusion

Plan




Le réseau national CNFM

Des moyens communs utilisés

chaque année par :

89 filières de formation

(Universités et Écoles)

8700 étudiants en formation

initiale

662 stagiaires en formation

continue

74 laboratoires de recherche

884 doctorants et chercheurs




Salle blanche CCMO/DMM-IETR






Formation

initiale ; 68 512 ;

53%

Recherche;

53 632 ; 41%

Formation

continue ; 7 602 ; 6%

Technologie et caractérisation 2012

129 247 heures / an

Formation

initiale ; 367 301 ;

56%

Recherche;

283 033 ; 43%

Formation

continue ; 7 107 ; 1%

Conception et test 2012

654 159 heures / an654 159 heures / an654 159 heures / an651 876 heures / an

Activités du réseau





Innovations permanente : IDEFI et EURODOTS

Implication dans le programme IDEFI investissements d’avenir piloté par le GIP-CNFM IDEFI-FINMINA : Formation Innovantes en Microélectronique et Nanotechnologies Programme sur 8 années : actions innovantes orientées vers l’électronique ultime Programme européen (ENIAC) pour la formation de très haut niveau dans le domaine des nanotechnologies. Le GIP-CNFM est le partenaire européen le plus actif avec 15 projets labellisés en 2012-2013





Innovation permanente : des travaux pratiques innovants

En technologie

En conception

En caractérisation

Pour les lycéens




Introduction




Conclusion

Plan




Conclusion

Vers les composants ultimes

Évolution continue et fulgurante de la technologie depuis plus de 40 ans Conserver cette évolution impose des ruptures technologiques Ces ruptures impliquent différentes stratégies : réduction des dimensions, passage à des nouvelles architectures, combinaison de concepts différents (hétérogénéité de l’approche) La formation devient capitale nécessitant une adaptation continue Le GIP-CNFM est une structure en liaison étroite avec la recherche et les entreprises pour tenir ces défis technologiques

Documents

Lyon Palais des Congrès le 12 février 2014...Technologie CMOS adoptée par Intel pour les générations de 22nm à 7nm Technologie BiCMOS adoptée par ST pour les générations de