SAMIA.pdf

7/21/2019 SAMIA.pdf

1/118

Rpublique Algrienne Dmocratique et Populaire

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Mouloud Mammeri de Tizi-Ouzou

Facult du Gnie Electrique et dInformatique

Dpartement dElectronique

MEMOIRE DE MAGISTER

Spcialit : Electronique

Option : Micro-lectronique

Prsent par :

ANNANE SAMIA

Thme

Conception dun microcapteur de pression,humidit et temprature en technologie MEMS.

Devant le jury dexamen :

Mr Belkaid Mohamed Sad Professeur l UMMTO Prsident

Mr Laghrouche Mourad Matre de Confrences lUMMTO Rapporteur

Mr Bensidhoum Mohand Tahar Matre de Confrences lUMMTO Examinateur

Mr Haddab Salah Matre de Confrences lUMMTO Examinateur

Soutenue le : / 03 / 2011

7/21/2019 SAMIA.pdf

2/118

Rsum

Les microsystmes (MEMS Micro Elctro-Mcanical System) sont des composants

miniaturiss runissant des fonctions lectroniques, mcaniques et optiques sur la mme puce.

Les technologies microsystmes conjuguent les techniques de pointes de la microlectronique

des semi conducteurs et des nouvelles techniques du micro usinage permettant ainsi la

ralisation des systmes entiers sur une puce (SOC system on chip). En plus, cette

intgration permettra de miniaturiser le systme, damliorer ses performances et daugmenter

la sensibilit. Dans ce cadre vient lobjectif de cette thse qui a pour but de concevoir un

micro capteur de pression, humidit et temprature. Le dit capteur sera ensuite destin la

collecte dinformations sur le climat pour dresser des bulletins mtorologiques.

Aprs avoir dcrit les diffrents procds de fabrications des microsystmes compatibles

microlectroniques et rcapituler ltat de lart des diffrentes principes de transduction des

structures du capteur de pression, capteur dhumidit et capteur de temprature MEMS

intgrs micro usins, nous avons procd une simulation des diffrentes tapes

technologiques ncessaire pour la ralisation du multi capteur laide du logiciel Silvaco

(Athna) (2D). Cette partie a t effectue au centre de dveloppement des technologies

avances (CDTA).

La mise au point dune filire technologique de fabrication demande de dfinir des oprations

technologiques successives indpendantes et compatibles entre elles.

Mot clefs

Microsystmes, MEMS, Micro-usinage, Multi capteurs, Membranes, Simulation, Silvaco.

7/21/2019 SAMIA.pdf

3/118

Remerciements

Je remercie ALLAH le tout puissant pour mavoir donn le courage, la volont

et la patience de mener terme ce prsent travail.

Je tiens remercier Mr LAGHROUCHE Mourad, matre de confrences

lUMMTO, pour mavoir propos ce sujet, pour mavoir fait bnficier de ses

comptences scientifiques et sa constante disponibilit. Il sest toujours montr

prt maider et me prodiguer ses prcieux conseils.

Le Professeur Mohamed Sad BELKAID, doyen de la facult de Gnie

Electrique et dInformatique et Responsable du laboratoire de microlectronique

applique, a accept de prsider le jury de soutenance, quil trouve ici mes

remerciements les plus sincres.

Je remercie galement les membres du jury qui ont bien voulu examiner le

prsent travail.

.

Jadresse mes vives reconnaissances tous les membres du laboratoire dquipe

MEMS du CDTA, (Centre de Dveloppement des Technologies Avances)

BABA HASSEN, Alger, qui mont accueillie dans ce laboratoire.

Mes remerciements vont galement mes chers parents qui mont toujours aide

et soutenue.

Mes vifs remerciements sadressent particulirement mon fianc qui, de

diffrentes manires et durant tout le temps consacr ce travail, ma aide,

soutenue et assiste avec normment de persvrance.

Jexprime galement mes sincres remerciements tous mes collgues et amis

du laboratoire LATAGE qui mont aid de diffrentes manires.

7/21/2019 SAMIA.pdf

4/118

Sommaire

7/21/2019 SAMIA.pdf

5/118

Introduction gnrale... 1

Chapitre I : Gnralits sur la technologie MEMS

I. 1. Introduction. .............................................................................................................. 3

I.2. Matriaux pour les microsystmes compatibles aux circuits intgrs................... 3

I.2.1. Silicium. ................................................................................................................... 4

I.2.2. Polysilicium (silicium polycristallin). .................................................................... 5

I.2.3. Oxyde de silicium SiO2. ......................................................................................... 5

I.2.4. Nitrure de silicium. .................................................................................................. 6

I.3. Les principaux procds de fabrication des MEMS. .............................................. 7

I.3.1. Dpt de couches minces. ....................................................................................... 7

I.3.2. La photolithographie............................................................................................... 7 I.3.2.1. Principe de la photolithographie .................................................................... 8

I.3.2.2. Ralisation d'un motif sur plaquette.............................................................. 9

I.3.3. Gravure ................................................................................................................... 9

I.3.3.1. Gravure chimique................................................................................................. 10

I.3.3.2. Gravure par voie sche ........................................................................................ 11

I.4. Des processus spcifiques aux MEMS...................................................................... 12I.4.1. Le micro usinage en surface .................................................................................. 12

I.4.1.1. Procds microlectronique et microsystmes intgrs ................................... 13

I.4.2. Micro usinage en volume ....................................................................................... 15

I.5. La gravure anisotropique du silicium ...................................................................... 16

I.5.1 . Les diffrents types de micro usinage en volume ..................................... 17

I.5.1.1. Le micro usinage en volume face avant ................................................. 17

I.5.1.2. Le micro usinage en volume face arrire .............................................. 18

I.5.1.3 . Le micro usinage en volume face avant et arrire ................................ 19

I.6. Dautres procds. ...................................................................................................... 20

I.6.1 Le CMP ..................................................................................................................... 20

I.6.2. La technologie SOI ................................................................................................. 20

I.7. Les techniques dintgration microsystme ............................................................ 21

7/21/2019 SAMIA.pdf

6/118

I.7.1. Intgration monolithique, Systme sur Puce, SoC .................................. .22

I.7.2. Intgration hybride puces nues , SiP, SoP............................................ .23

I.7.2.1. Chip On Board (puce sur circuit, CoB)23

I.7.2.2. System in Package (SiP)............................................................................ 23

I.7.2.3. System on Package (SoP) ......................................................................... 26

I.8. Conclusion ................................................................................................................... 26

Chapitre II : Les capteurs de pression, humidit

et temprature

II.1. Introduction............................................................................................................... 27

II.2. Diffrents types de capteurs ..................................................................................... 27

II.2.1. Capteur de pression ............................................................................................. 27

II.2.1.1.Dfinition dun capteur de pression .......................................................... 28

II.2.1.2.Capteur de pression capacitif ..................................................................... 29

II.2.1.2.1. Principe de fonctionnement .................................................................... 29

II.2.1.3.Capteur de pression pizorsistif................................................................. 31

II.2.1.3.1.La piezorsistivit...................................................................................... 31

II.2.1.3.2. Facteur de jauge ....................................................................................... 32

II.2.1.3.3. Principe de fonctionnement ..................................................................... 33

II.2.1.3.4. Positionnement de jauges pizorsistives sur le corps dpreuve ........ 35

II.2.2.Capteur de temprature ......................................................................................... 36

II.2.2.1. Les thermocouples .............................................................................................. 37

II.2.2.2. Les capteurs jonction semi-conductrice......................................................... 38

II.2.2.3. Capteur de temprature de type rsistance...................................................... 40

II.2.3. Capteur dhumidit ............................................................................................... 44

II.2.3.1. Types de capteurs dhumidit............................................................................ 46

II.2.3.1.1. Capteur optiques.................................................................................... 46

II.2.3.1.2. Capteurs gravimtriques....................................................................... 46

II.2.3.1.3. Capteurs hygromtriques..................................................................... 47

II.2.3.1.4. Capteur rsistif ....................................................................................... 48

II.2.3.1.5. Capteurs capacitifs................................................................................. 49

II.4. Conclusion ................................................................................................................ 51

7/21/2019 SAMIA.pdf

7/118

Chapitre III : Etude du multicapteur de pression, humidit et temprature

III.1. Introduction ............................................................................................................. 52

III.2. rappel de la technologie de base............................................................................. 52 III.2.1.Le substrat........................................................................................................ 52

III.2.2. Oxydation du silicium..53

III.2.2.1. Importance de loxydation du silicium...................................................... 53

III.2.2.2. Principe de loxydation thermique ............................................................ 54

III.2.2.3. Cintique simplifie de la croissance de loxyde....................................... 55

III.2.3. Les dpts........................................................................................................ 56 III.2.3.1. Dpt physique en phase vapeur (PVD).................................................... 56

III.2.3.1.1. Evaporation thermique............................................................................ 56

III.2.3.1.2. La pulvrisation cathodique .................................................................... 57

III.2.3.2.Dpt chimique en phase vapeur(CVD)..................................................... 58

III.2.3.2.1. Dpt chimique en phase vapeur basse pression (LPCVD) .............. 58

III.3. Technologie des membranes................................................................................... 59III.3.1. Introduction .......................................................................................................... 59

III.3.2. Rle de la membrane............................................................................................ 59

III.3.3. Les membranes dilectriques ............................................................................. 60 III.3.4. La filire technologique SiO 2 / SiN x ........................................................... 60

III.3.4.1. Introduction .............................................................................................. 60

III.3.4.2. Problmatique de la bicouche ................................................................. 61

III.3.4.3. Croissance thermique de loxyde de silicium......................................... 61 III.3.4.4. Dpt LPCVD de nitrure de silicium62

III.3.5. Ralisation de la membrane par la gravure KOH..62

III.3.5.1. Rsistance de divers matriaux aux bains de gravure du silicium ...... 63

III.3.5.1.1. Tenue de loxyde (SiO2)....................................................................... 64

III.3.5.1.2. Tenue du nitrure (Si 3,N4) ..................................................................... 64

III.4. Etude de leffet de lhumidit sur les polymres .................................................. 64

7/21/2019 SAMIA.pdf

8/118

III.4.1. Introduction .......................................................................................................... 64

III.4.2. Dfinition dun polymre ..................................................................................... 65

III.4.3. Lhumidit relative............................................................................................... 65

III.4.3.1. Nature dipolaire de l'eau ................................................................................. 66

III.4.4. Diffusion de leau dans les polymres................................................................. 67

III.5. Etude du capteur de temprature de type rsistance........................................... 72

III.5. 1. Coefficient de temprature.69

III.5. 2. Mthode de mesure..69

III.6. Conclusion................................................................................................................ 70

Chapitre IV : Simulation du process technologique du multicapteur

IV.1. Introduction ............................................................................................................. 71

IV.2. Description du multicapteur ................................................................................... 71

IV.2.1. Choix du substrat .......................................................................................... 72

IV.2.2. La membrane dilectrique ............................................................................ 73

IV.2.3. Le platine ........................................................................................................ 74

IV.2.4. Le polyamide .................................................................................................. 74

IV.2.5. Mtallisation................................................................................................... 74

IV.2.6. Libration de la membrane ........................................................................... 74

IV.2.7. Assemblage du micro capteur ....................................................................... 74

IV.3. Processus de fabrication du multicapteur ............................................................. 76

IV.4. Simulation du processus technologique de fabrication du multicapteur sous

le logiciel Silvaco................................................................................................................ 78

IV.4.1. Aperu du logiciel SILVACO........................................................................ 78

IV.4.2. Gnration dun maillage de la structure..................................................... 79

IV.4.2.1. Maillage de la structure simule.80

IV.4.3. Dfinition du substrat..81

IV.4.4. Dpt dun matriau82

IV.5. Simulation des tapes technologique...................................................................... 83

IV.5.1. Oxydation thermique ........................................................................................... 83

7/21/2019 SAMIA.pdf

9/118

IV.5.2. Croissance doxyde thermique sur la face avant ............................................... 83

IV.5.2. Dpt doxyde sur la face arrire........................................................................ 84

Conclusion gnrale .......................................................................................................... 88

Rfrences bibliographiques ............................................................................................ 91

Annexe ............................................................................................................................... 96

7/21/2019 SAMIA.pdf

10/118

7/21/2019 SAMIA.pdf

11/118

Introduction gnrale

7/21/2019 SAMIA.pdf

12/118

Introduction gnrale

1

L'introduction de nouvelles technologies d'intgration de dispositifs lectriques et non

lectriques sur la mme puce ainsi que la miniaturisation des systmes, entrane une

croissance des besoins pour la communication entre diffrents environnements : mcanique,

lectrique, lectrochimique, thermique, fluidique ou optique. Ces dernires annes, on observe

un grand intrt vis--vis d'une nouvelle gnration de microsystmes ddis des

applications portables et intgrant les communications sans fils. Ces dispositifs seront utiliss

dans plusieurs domaines sensibles tel que le mdical, l'automobile, la mtorologie, les

constructions antisismiques.

Aux cours des 25 dernires annes motiv par des objectifs de performances et de rduction

des cots et par des perspectives de productions de masse, un travail important a t effectu pour miniaturiser toute sorte de systmes mcaniques, lectromcaniques. La diffusion des

techniques de conception et de fabrication de la microlectronique a permis le dveloppement

de nouveaux dispositifs miniaturiss plus complexes et de plus en plus intgrs, appels

microsystmes ou MEMS (Micro Electro Mecanical Systms), composants lectromcaniques

fabriqus lchelle du micron par des procds technologiques issus de la microlectronique

[1]. Ils associent sur un mme substrat des capteurs et des actionneurs avec des circuits

analogiques et numriques dinterface. En effet, les oprations doxydation, de diffusion, dedpt de couches minces de la microlectronique se voient compltes par lapparition de

technique de micro usinage en volume et en surface du silicium [2]. Cette nouvelle micro

technologie du silicium laisse entrevoir de nombreuses possibilits dintgration de formes

gomtriques plus complexes. Cette possibilit de structuration en trois dimensions du

silicium permet de crer des cavits, des poutres, des membranes et des structures suspendues

[3].

Lassociation de la microlectronique sur silicium avec la technologie de micro-usinage a

rendu possible la ralisation de systmes sur puce. La thmatique dveloppe dans le prsent

travail se situe dans la conception dun microcapteur de pression, dhumidit et de

temprature.

Ce manuscrit est constitu de quatre chapitres et il est organis comme suit :

Le premier chapitre dcrit les diffrentes mthodes de fabrication des microsystmes

compatibles avec les procds standards de la microlectronique mis en uvre ces dernires

7/21/2019 SAMIA.pdf

13/118

7/21/2019 SAMIA.pdf

14/118

Chapitre I

Gnralits sur la technologie MEMS

7/21/2019 SAMIA.pdf

15/118

Chapitre I Gnralits sur la technologie MEMS

3

I.1. Introduction

Ds les annes 60, la gravure du silicium tait un sujet dtude la fois pour la mise en

vidence des dfauts dans un cristal de silicium et pour la possibilit de graver un cristal de

manire isotrope. Ce nest que dans les annes 75 que la mise en vidence du caractre

anisotrope est apparue comme un lment permettant la ralisation de formes

tridimensionnelles par lusinage slectif du substrat. Il est dornavant possible de crer des

membranes, des trous, des cavits et bien dautres formes, de bnficier de la remarquable

qualit mcanique du silicium et ceci en utilisant des procds chimiques, qui bien

quagressifs, peuvent tre compatibles avec les technologies du circuit intgr. Crer une

membrane donnait la possibilit de mesurer par diffrence de capacit une variation de

pression, raliser une masse suspendue par des bras, de mesurer lacclration La voie tait

ouverte pour la fabrication de capteurs et de microsystmes ds que llectronique est

associe, en bnficiant de laspect collectif, du moindre cot, de la miniaturisation et de la

simplicit du procd de gravure chimique anisotrope [1].

Les microsystmes sont des composants lectromcaniques fabriqus lchelle du micron

par des procds technologiques issus de la microlectronique. Ils associent sur un mme

substrat des capteurs et des actionneurs avec des circuits analogiques et numriques

dinterface.

I.2. Matriaux utiliss en microsystmes compatibles avec les circuits intgrs

Le procd de fabrication des dispositifs microsystmes est bas sur les techniques de

fabrication standard des circuits intgrs microlectroniques. Le matriau de base est bien

entendu le silicium (Si) ainsi que ses drivs tels que loxyde de silicium (SiO2), le nitrure de

silicium (Si3 N4), le carbure de silicium (SiC) et ses oxy-nitrures (SiNxOy). Ces matriaux sont

dposs comme une couche mince dpaisseur qui varie entre une dizaine dngstrm et plusieurs dizaines de micromtres. Divers mtaux servent aussi des liaisons lectriques ou

comme surface daccroche biochimique tel que laluminium, le titane, lor, le tungstne ou le

cuivre. On peut joindre cette liste quelques polymres tels que la rsine photosensible et les

polyimides (PI) du groupe imide. Dans la suite, une brve description des ces matriaux les

plus utiliss, sera dtaille.

7/21/2019 SAMIA.pdf

16/118


4

I.2.1. Silicium

Le silicium est parmi les lments les plus abondants sur la terre, il peut tre facilement

obtenu partir du sable raffin pour produire la fin lEG-silicium (Electronic Grade puret

99.99%). L'norme richesse d'informations accumules sur le silicium et ses composs au

cours des dernires dcennies a permis d'innover et explorer de nouveaux domaines

d'application s'tendant au-del de la fabrication des circuits intgrs. Il devient vident que le

silicium est la plate-forme approprie sur laquelle les composants lectroniques, mcaniques,

thermiques, optiques, et mme les fonctions de dynamique des fluides peuvent tre intgres.

Des ultra pures plaquettes (wafer) dEG-silicium sont disponibles aujourd'hui des prix trs

bas pour lindustrie des circuits intgrs et ainsi pour les composants MEMS [2].

Le silicium possde une structure de type diamant, forme drive de la structure cubique

faces centres (CFC). Il possde une bande interdite de 1,1eV, et dailleurs, comme la plupart

des matriaux semi-conducteurs il peut tre dop avec des impurets pour modifier sa

conductivit [3]. Le silicium est un trs bon conducteur thermique avec une conductivit

thermique suprieure celle de nombreux mtaux et d'environ 100 fois suprieure celle du

verre.

Llment silicium existe sous trois formes diffrentes: monocristalline, polycristalline ouamorphe (illustres sur la figure I.1). Le silicium monocristallin est dusage pour fabriquer des

substrats circulaires de diamtre allant de 100 mm jusqu 300 mm dont lpaisseur varie de

525m jusqu 650m. Une structure monocristalline est une structure atomique

tridimensionnelle de mme orientation cristallographique, qui sappelle le grain, dans laquelle

les atomes occupent des emplacements spcifiques. Le silicium pitaxiale et le diamant sont

des exemples de matriaux qui prsentent une structure monocristalline. Le silicium

polycristallin, ou simplement "poly", et le silicium amorphe sont habituellement dposscomme des couches minces avec une paisseur typique infrieure 5m. Dans un mat riau

polycristallin, l'orientation du rseau n'est pas la mme dans tout le matriau. Les grains sont

spars par des joints de grains, qui sont des zones dans lesquelles le rseau cristallin est

"perturb" puisqu'il s'agit d'une transition entre deux orientations.

La plupart des mtaux, comme l'aluminium et l'or, ainsi que le silicium polycristallin,

prsentent des exemples de cette structure. Dans une structure amorphe, les atomes de Si nerespectent aucun ordre et aucune orientation

7/21/2019 SAMIA.pdf

17/118


5

I.2.2. Polysilicium (silicium polycristallin)

Le silicium polycristallin est un matriau important dans l'industrie des CI ; il a fait lobjet de

nombreuses tudes [3]. Comme le Si monocristallin, le Si polycristallin peut tre dop

pendant ou aprs sa dposition en utilisant les techniques standard de traitement des CI. La

rsistivit du silicium polycristallin peut tre modifie par un dopage en impurets l'aide des

mmes mthodes dveloppes pour le silicium monocristallin. L'ajout de llment Phosphorerduit le taux de dopage et augmente la rsistivit, tandis que l'addition du Bore augmente le

taux de dopage et, diminue la rsistivit.

Le silicium polycristallin est aussi un matriau important et attrayant pour les MEMS. Il est le

matriau structurel le plus souvent utilis pour la fabrication des structures MEMS micro

usins en surface avec le SiO2 comme matriau sacrificiel et le Si3 N4 comme isolant

lectrique. Pour les applications CI et MEMS, la couche mince de polysilicium estgnralement dpose travers dun processus connu sous le nom Low-Pressure Chemical

Vapor Deposition (LPCVD) [4].

I.2.1.3. Oxyde de silicium SiO 2

Le silicium est un matriau qui retrouve un succs norme galement grce son oxyde stable

qui reprsente une bonne isolation lectrique. Contrairement au germanium, dont loxyde est

soluble dans l'eau, ou larsniure de gallium, dont loxyde est incapable de crotresensiblement en paisseur [2]. Diverses formes doxydes de silicium (SiO2, SiOx, etc) sont

Figure I.1: Reprsentation schmatique des structures (a) cristalline, (b) polycristalline, et (c) amorphe dans un matriau.

(c) amorphe dans un matriau [3]

7/21/2019 SAMIA.pdf

18/118


6

largement utilises dans les processus standards de fabrication des CI grce leurs excellentes

proprits disolation lectrique et thermique. Son module de Young est suprieur celui du

silicium.

Le dioxyde de silicium (SiO2) est produit principalement par une oxydation thermique

(croissance) du silicium se trouvant sur la surface du wafer. L'oxydation thermique du Si est

effectue des hautes tempratures (de 900 1000C) en prsence de l'oxygne ou de la

vapeur deau. L'oxydation thermique prsente un processus auto-limit (le taux de croissance

de loxyde diminue avec l'augmentation de l'paisseur de la couche), l'paisseur maximale de

la couche obtenue en pratique est d'environ 2 m, ce qui est largement suffisant pour de

nombreuses applications [5] [6].

Les couches de SiO2 pour les applications MEMS peuvent tre dposes galement par

LPCVD en utilisant un processus appel oxydation basse temprature (LTO). Un avantage

du procd LPCVD, consiste dans la possibilit de doper le flux des gaz de source par

dautres lments afin de doper la couche de SiO2 dpose [4]. Comme exemple, cest

l'incorporation du phosphore sous forme de Phosphoro Silicate Glass (PSG). Le SiO2thermique, LTO, et le PSG sont des isolants lectriques convenant pour de nombreuses

applications MEMS. Les constantes dilectriques de loxyde thermique et de loxyde bassetemprature (LTO) sont gales 3.9 et 4.3, respectivement [3].

I.2.1.4. Nitrure de silicium

Le nitrure de silicium (SX NY) est largement utilis dans lindustrie des CI grce ses

proprits dilectriques et mcaniques intressantes. En effet, le nitrure de silicium est un

matriau extrmement dur ce qui le rend un matriau attrayant pour les applications dans

lesquelles l'usure physique est une considration majeure. Son module de Young, de lordrede 323 GPa, est largement suprieur celui du silicium avec des caractristiques intrinsques

de la contrainte contrlables par les spcificits du procd de dpt. En plus, le nitrure de

silicium est un bon matriau de masquage efficace dans de nombreuses solutions de gravures

alcalines [3] [4].

Le nitrure de silicium le plus rpandu, de formule chimique Si3 N4, est largement utilis en

MEMS pour lisolation lectrique, la passivation, les masques de gravure et comme un

7/21/2019 SAMIA.pdf

19/118


7

matriau structurel. Deux mthodes sont couramment utilises pour dposer les couches

minces de Si3 N4: LPCVD et PECVD ( Plasma enhanced chemical vapor deposition) .

L'utilisation du Si3 N4 dpos par PECVD dans les applications micro-usines a ses

inconvnients en raison de son taux de gravure assez lev par le HF (souvent plus lev que

celui de SiO2 dpos par croissance thermique), et de la porosit de la couche. Contrairement

son homologue PECVD, le dpt du Si3 N4 par LPCVD est extrmement rsistant aux

attaques chimiques, le rendant ainsi le matriau idal pour de nombreuses applications micro

usines en volume et en surface. Il est couramment utilis comme une couche isolante pour

isoler les structures du dispositif du substrat parce qu'il possde une bonne rsistivit.

I.3. Les principaux procds de fabrication des MEMS

On peut classer les tapes de fabrications issues de la microlectronique sur silicium en trois

catgories : Les techniques additives (dpt de couches mince, pitaxie,....), les techniques

slectives ou de transfert de motifs telles que la photolithographie et les techniques

soustractives de gravure.

I.3.1. Dpt de couches minces

De nombreux procds de micro usinage sont bass sur la technologie du dpt de couches

minces. Le choix de la nature dune couche mince de mtal utiliser dans un microsystmedpend essentiellement de lapplication vise. Elles consistent dposer des couches de

diffrents matriaux les unes sur les autres depuis un gaz, un plasma, une solution aqueuse ou

un tat solide. On peut dposer des mtaux, du poly silicium, des oxydes et nitrures de

silicium, des polymres, etc. Les paisseurs de couches obtenues et leurs caractristiques

(lectriques, pizolectrique, mcanique) sont trs dpendantes des procds utiliss : PVD,

CVD, oxydation, etc. Ces procds dpendent des paramtres tels que la temprature,

linclinaison du wafer et sa topologie et la composition de latmosphre dans la machine. Onadjoint souvent une tape de traitement thermique aprs la dposition pour obtenir les

caractristiques dsires.

I.3.2. La photolithographie

Le principe de la photolithographie consiste irradier un film de matriau photosensible,

appel rsine ou resist (en anglais), au travers dun masque o est dfinie limage du circuit.

Une partie de lintensit lumineuse est absorbe par la couche, engendrant des modifications physico-chimiques de la rsine, les zones exposes deviendront solubles, dans le cas des

7/21/2019 SAMIA.pdf

20/118


8

rsines positives, ou insolubles, quand il sagit de rsines ngatives. Aprs une tape de

dveloppement, les motifs de la rsine apparaissent, crant leur tour un masque sur le

substrat. Ce masque permet ensuite de dlimiter les rgions du substrat de silicium qui

subiront un traitement (gravure, implantation).

I.3.2.1. Principe de la photolithographie

Cette opration consiste dposer une rsine photosensible en film mince et uniforme. Ces

rsines sont des composs organiques dont la solubilit est affecte par le rayonnement UV

Selon la source dirradiation, plusieurs techniques permettent de transfrer limage du masque

la rsine. Il peut sagir de la lithographie par rayons X, par faisceaux dlectrons ou dions et

la photolithographie.

Mme si le dveloppement technologique propose de nouvelles techniques capables de

rduire significativement la dimension des motifs imprims, la photolithographie reste la plus

employe en industrie car elle permet des cadences de production leves.

La figure I.2 prsente les tapes de la photolithographie

Figure I. 2: Principales tapes du procd lithographique.

7/21/2019 SAMIA.pdf

21/118


9

I.3.2.2. Ralisation d'un motif sur plaquette

En gnral lopration de la photolithographie se droule de la faon suivante [7]:

1. Etalement de la rsine photosensible par centrifugation : le substrat de silicium est fix par

aspiration sur un support tournant, une quantit de rsine est dpos sur le substrat, la force de

centrifuge permet ltalement de la rsine de faon quasi uniforme en un film mince de

quelques microns.

2. Schage de la rsine pour vacuer le solvant,

3. Exposition de la rsine un rayonnement ultraviolet travers un masque,

4. Dveloppement de la rsine. Le bain de dveloppement va dissoudre soit la partie de rsine

insole dans le cas dune rsine dite positive, soit la rsine non insole dans le cas dune

rsine ngative,

5. La rsine restante est ensuite retire de la surface par des solvants chimiques puissants.

Dans le cas d'une rsine positive, on retrouve aprs lopration, exactement le mme motif sur

la couche grave de la plaquette, que sur le masque de dpart. Par exemple, un motif de

mtal sur le masque (correspondant un motif opaque), correspond le mme motif d'oxyde

restant sur la plaquette aprs gravure. Dans le cas d'une rsine ngative, on obtient sur la

plaquette le motif complmentaire.

I.3.3. Gravure

La gravure est une mthode de transfert soustractive, c'est--dire que la structure est forme

par un enlvement de matire du substrat ou dune couche sous-jacente via les ouvertures

dun masque de rsine. Cette attaque chimique et/ou physique des parties de la surface non

protges par les masques peut tre ralise en milieu liquide (gravure humide) ou en milieu

gazeux (gravure sche par plasma).

Figure I.3 : Tournette pour ltalement de rsine photosensible [7]

7/21/2019 SAMIA.pdf

22/118


10

I.3.3.1. Gravure chimique

La gravure par attaque chimique est la technique la plus rpandue. Elle est obtenue en

plongeant un substrat de silicium dans des bains chimiques aprs la phase de

photolithographie. La vitesse d'attaque est fonction de la concentration des diffrents

composants. Les produits d'attaque du silicium sont nombreux :

- EDP : thylne diamine pyrocathcol ;

- KOH : mlange de potasse et d'eau ;

- HNA : acide fluorhydrique (HF) et acide nitrique (HNO3) dilus dans de l'acide

actique (CH3COOH)...

Les deux types de gravure peuvent avoir un caractre [8] :

Isotrope: le profil de la gravure est symtrique dans toutes les directions de la rgion

attaque

Anisotrope: une direction donne est privilgie, permettant dobtenir des profils de

gravure directionnels.

Les agents isotropes attaquent le silicium cristallin avec une cintique sensiblement identique

dans toutes les directions, formant ainsi des cavits aux contours arrondis (Figure I.4). La

gravure est plus ou moins importante en fonction de l'agitation du bain.

Les agents anisotropes ont des directions d'attaque prfrentielles lies au rseau cristallin. En

effet, la structure cristallographique du silicium est de type cubique faces centres. Le plan

cristallin principal a la plus grande densit atomique, ce qui le caractrise par une

cintique d'attaque plus faible par rapport aux deux autres plans et (figure I.5).

Figure I. 4 : gravure isotrope

7/21/2019 SAMIA.pdf

23/118


11

Ainsi, quelle que soit l'orientation du wafer de silicium, le motif de gravure s'appuie sur les

plans . Les sections graves peuvent alors tre triangulaires ou trapzodales (suivant

un angle d'attaque de 54,7) pour un wafer orient ; elles sont flancs verticaux pour

des wafers . Cependant, les dfauts de positionnement ou d'orientation du silicium

peuvent perturber considrablement les gomtries (problmes de surgravures). Les motifs

complexes sont aussi difficilement ralisables.

I.3.3.2. Gravure par voie sche

Si la gravure humide permet l'usinage de volume du silicium (sur plusieurs dizaines, voire

centaines de microns de profondeur), cette technique est fortement dpendante de la structure

du silicium, rendant impossible la ralisation de certaines gomtries. Les techniques utilises

en gravure sche (laser, plasma) attaquent verticalement le silicium, permettant la cration de

motifs courbes. Cependant la profondeur de gravure n'excde pas quelques microns (on parle

d'usinage de surface) pour les procds classiques, ce qui limite fortement leur champ

d'application. La technique la plus rpandue est la gravure par plasma shmatise en figureI.6. Le plasma utilis est un gaz ionis possdant sensiblement le mme nombre de particules

charges positivement et ngativement. La gravure est effectue dans une chambre vide

l'aide d'un bombardement d'ions qui arrachent des atomes de silicium sur les parties non

protges du wafer, la protection ayant t ralise au pralable par micro photolithographie.

Cette dernire mthode est plus intressante car elle permet d'augmenter considrablement la

densit des ions ractifs et ainsi la vitesse de gravure.

Figure I. 5 : Gravure anisotrope [3]

7/21/2019 SAMIA.pdf

24/118


12

I.4. Des processus spcifiques aux MEMS

I.4.1. Le micro usinage en surface

Cette technique repose sur la gravure slective de couches sacrificielles et structurelles.

Chaque couche peut tre grave pour lui donner une forme. Une fois lempilement termin,

les couches dites sacrificielles sont dissoutes slectivement vis--vis des couches dites

structurelles qui constituent alors la structure auto assemble. Originellement employs pour

la fabrication de circuits intgrs, les matriaux utiliss sont du poly silicium LPCVD, des

oxydes et nitrure de silicium. En utilisant la slectivit de gravure entre ces matriaux, une

libration de couches peut tre ralise, permettant la fabrication de structures

tridimensionnelles auto assembles. La figure I.7 montre un schma en coupe dunetechnologie de micro usinage en surface et la figure I.8 un exemple de structure micro-usines

en surface [10].

Les limites de ce type de procd sont les forces de capillarits, elles ont tendance faire

coller les couches entre elles lors de ltape de lenlvement de la couche sacrificielle.

Figure I. 7 : Micro usinage de surface [10]

Figure I.6: Principe de la gravure DRIE [9].

7/21/2019 SAMIA.pdf

25/118


13

Ces procds sont cependant incompatibles avec les procds standards de la

microlectronique, les wafers possdant une partie lectronique ne peuvent parfois pas tre

traits en poste-process. La raison est principalement thermique, les couches structurelles de

poly silicium sont dposes des tempratures dpassant largement le budget thermique : les

couches de mtallisation supportent mal ces tempratures et les profils de dopage du silicium

sont mme de changer selon la temprature. Pour remdier cela, plusieurs techniques ont

t dveloppes.

I.4.1.1. Procds microlectronique et microsystmes intgrs

a) Les procds intgrs

Les structures suspendues sont ralises durant le process de fabrication de la partie CMOS,

ce qui impose un agencement de la gomtrie, une compatibilit aux niveaux des masques

(notamment pour que ltape de gravure de la couche sacrificielle nendommage pas la partie

lectronique). Les couches de poly silicium sont donc dposes avant les parties de

mtallisation mais celles-ci sont en nombre trs limite, (figure I.9).

Figure I. 8 : Exemple de structure micro-usine par gravure en surface(micromoteur, source SANDIA National Labs) [11]

Figure I. 9 : Schma en coupe dune technologie de micro usinage en surface [1]

7/21/2019 SAMIA.pdf

26/118


14

b) Les procds avec les parties lectroniques enterres

Cette solution dveloppe dans les laboratoires Sandia [1] consiste graver laide dune

gravure silicium anisotrope des tranches dans lesquelles seront fabriques les structures

suspendues, les parties lectroniques seront ralises par la suite cot de ces tranches pour

enfin enlever les couches sacrificielles qui bouchaient les tranches. Cette technique prsente

les avantages de protger les structures en poly silicium avec les oxydes pendant les tapes de

fabrication CMOS et de rendre les deux processus relativement indpendants (aux

connections mcaniques-lectriques prs). La figure I.10 prsente cette structure.

c) Les microsystmes post-process

Dans cette solution, les couches de poly silicium sont dposes en dernier sur une

technologie CMOS. Pour cela, on remplace la mtallisation par le tungstne par exemple, et

on refait la mtallisation daluminium sur les contacts pour finir. Mais cela prsente le

dsavantage davoir modifier le processus CMOS, des problmes de contraintes rsiduelles

importantes dans le tungstne et le poly silicium apparaissent galement. (Figure I.11).

Figure I. 10 : Schma en coupe dune technologie MEMS intgre avec partiesmicrosystme enterres [8]

Figure I.11 : Schma en coupe dune technologie microsystme intgre avec partiesdposes et graves aprs llectronique et lusage de niveaux mtalliques en tungstne [8]

7/21/2019 SAMIA.pdf

27/118


15

I.4.2. Micro usinage en volume

Cette technique sappuie sur une gravure chimique anisotrope et slective du silicium.

Diffrentes solutions peuvent tre utilises pour attaquer slectivement certains plans

cristallins du silicium afin de librer des structures (masses, membranes, poutres, ponts,

etc.).

Il existe deux raisons pour lesquelles cet usinage en volume est une solution viable pour les

microsystmes :

le silicium peut tre grav de manire anisotrope en utilisant des produits spcifiques tels

lhydroxyde de potassium KOH, le ttramthyl ammonium hydroxyde (TMAH), lthylne

diamine pyrocatchole (EDP) ou lhydrazine N2H4. La forme finale du systme est alors fixe

par les plans cristallographiques du silicium,

des couches minces comme les nitrures de silicium ou son oxyde peuvent servir de couches

de masquage pendant ltape de gravure et ainsi protger certaines rgions du substrat.

Dans la plupart des cas, la 2me armature est localise sur un autre substrat. Il devient alors

ncessaire dassembler les deux composantes (collage, soudure anodique ou wafer

bonding).

La figure I. 12 , illustre le principe de ralisation de ce type de gravure. Une ou plusieurscouches structurelles sont dposes et graves la surface du silicium. Puis, en fin de procd

de fabrication, une attaque anisotrope du silicium est ralise pour librer les structures

mcaniques. Les temps de gravure sont longs (quelques heures) et les solutions utilises sont

dlicates manipuler et polluantes. (Voir figure I.13).

.

Figure I. 12 : Schma en coupe dune technologie de micro usinage en volume compatibleCMOS [10]

7/21/2019 SAMIA.pdf

28/118


16

I.5. La gravure anisotropique du silicium

La gravure anisotropique du silicium est une raction chimique en phase liquide entre la

solution de gravure et le silicium et dont la cintique est commande par lorientation

cristallographique des surfaces de contact. En effet la vitesse de gravure dpend de

lorientation cristallographique de la surface en contact avec la solution. Par exemple les faces(111) du silicium ont des vitesses de gravure de plusieurs ordres de grandeurs inferieurs

celui du plan (100) [1] [5].

Les solutions les plus souvent utilises pour la gravure anisotropique du silicium sont

lhydroxyde de potassium (KOH), qui offre une trs grande anisotropie mais a le dfaut dtre

peu slectif envers laluminium ce qui pose des problmes quant aux plots de connexions

dans les technologies CMOS. De plus, la prsence dions potassium qui sont des polluants descircuits CMOS est extrmement gnante pour la compatibilit avec les procs

microlectroniques. Les vitesses de gravure typiques du silicium dans une solution de KOH

80C sont de 1mn-1 et de 20 Angstrom.mn-1 pour loxyde de silicium.

Cette gravure a pour intrt de fabriquer des microstructures suspendues en dfinissant

simplement une ouverture vers le silicium du substrat.

On peut noter que la solution commence par consommer le plan (100) tout en formant les plans darrts virtuels (111). Leffet de bord sur les parties convexes cre des plans (314)

Figure I. 13 : Exemple de structures micro-usines par gravure en volume par FSBM [10]

7/21/2019 SAMIA.pdf

29/118


17

permettant de librer compltement la structure et dobtenir une cavit en forme de pyramide

inverse. Le rsultat dune telle gravure peut alors tre observ sur la photo MEB de la figure

I.14 o lon voit une structure en pont au-dessus dune cavit paramdicale.

I.5.1 Les diffrents types de micro usinage en volume

I.5.1.1 Le micro usinage en volume face avant

Le micro usinage en volume face avant compatible CMOS permet dobtenir facilement des

structures suspendues sans tapes de lithographies supplmentaires. La figure I.15 montre les

diffrentes structures quil est possible dobtenir, une structure suspendue en forme de pont

(a), poutre (b) ou membranes suspendues par des bras de support (c).

Figure I.14: Photo MEB dune microstructure en pont obtenu par microusinage en volume par gravure anisotropique du silicium du substrat [1]

Figure I. 15: Schma des diffrentes microstructures que lon peut obtenir parmicro usinage en volume face avant [8].

7/21/2019 SAMIA.pdf

30/118


18

En oprant une gravure assez longue, il est possible aussi de traverser lpaisseur du wafer de

manire laisser une masse suspendue une membrane. La figure I.16 montre une membrane

suspendue par quatre bras de support et laquelle est accroche une masse en silicium de

forme tronconique. On remarque au passage que la forme coude des bras de support est une

mthode pour retarder la gravure de la masse centrale par les effets darrtes au moment de la

gravure anisotropique. De fait la masse suspendue de ce type peut alors faire office de masse

sismique dans des applications de capteurs inertiels ou de masse thermique.

I.5.1.2. Le micro usinage en volume face arrire

Le micro usinage en volume face arrire ncessite quant lui une tape supplmentaire de

lithographie de manire crer un masque pour la gravure anisotropique. Cette tape de

lithographie doit tre aligne par rapport la face avant, ce qui ncessite lemploi dunaligneur double face. De plus cette technique impose de travailler au niveau wafer et non au

niveau puce comme ctait le cas pour le micro usinage de surface en face avant. La figure

I.17 montre une membrane obtenue par gravure en face arrire, cest cette technique qui est

employe dans les capteurs de pressions ou la dflexion de la membrane suite une diffrence

de pression entre ces deux faces est mesure. Notons aussi que la cavit forme sous la

membrane peut tre forme par collage du dispositif sur une surface de silicium (wafer

bonding) et mttre ainsi une rfrence de pression dans la cavit, on a alors un capteur de pression absolue.

Figure I.16 : Schma dune structure masse suspendue obtenue en microusinage en volume face avant [1]

7/21/2019 SAMIA.pdf

31/118


19

I.5.1.3. Le micro usinage en volume face avant et arrire

En combinant le micro usinage en volume face avant et arrire, il est possible dobtenir des

structures suspendues avec masse attache. Lintrt de cette mthode est que la gravure vasoprer des deux cots en mme temps ce qui va diminuer le temps de gravure ncessaire

pour suspendre compltement une masse de silicium. De plus la taille minimum des

ouvertures pratiquer sera plus petite. La figure I.18 montre un schma en coupe dune

structure masse suspendue.

Figure I.18 : Schma en coupe dune structure masse suspendue obtenue enmicro usinage face avant et arrire. [12]

Figure I. 17 : Schma des diffrentes structures rsultantes dun micro usinage en volume face arrire [12]

7/21/2019 SAMIA.pdf

32/118


20

I.6. Dautres procds

Les deux technologies prcdemment prsentes sont caractristiques des procds MEMS

mais la spcialisation par rapport aux procds standards CMOS se trouve aussi dans des

utilisations spcifiques de procds standards. Que ce soit sous la forme dune introduction de

nouveaux matriaux (par exemple les matriaux pizolectrique) ou bien de paramtres

diffrents en paisseur ou prcision, lessentielle est de rester compatible pour lintgration

avec les circuits CMOS inscrits dans le wafer et qui reprsente toute la partie lectronique de

commande ou de traitement de linformation. La tendance va vers un recouvrement en termes

de prcision et de performance entre la miniaturisation des procds classiques et les

approches silicium.

Nous prsentons maintenant certains procds issus eux aussi de lindustrie du silicium et qui

possdent un intrt particulier pour les MEMS, soit par leur utilisations adapte soit par leur

translation de la microlectronique vers la miniaturisation des systmes mcanique.

I.6.1 Le CMP

Le CMP (chemical and mechanical polishing, polissage chimico mcanique) est la solution de

planarisation la plus employe. Dans le cas des microsystmes, cette tape sert principalement

pour aplanir les couches sacrificielles. En effet, le dpt des oxydes est dit conforme donc ilsuit la topologie des couches prcdentes et si le procd global comprend un grand nombre

dtapes, le relief qui sensuit ainsi que les dcalages peuvent produire des dfauts ou des

disfonctionnements. Les couches doxyde sont donc aplanies pour pouvoir dposer les

couches structurelles sur une surface plutt plane. Dans certains cas, il nest pas grave que les

couches ne soient pas totalement planes, dans dautres cas, o lon doit avoir dplacement ou

frottement dune surface sur lautre, elles deviennent fonctionnelles donc la planit et ltat

de surface sont importants [13].

I.6.2. La technologie SOI

SOI signifie Silicon On Insulator. Dans cette technologie le wafer en silicium monolithique

est remplac par un wafer en trois parties : une fine couche de silicium en surface (de

quelques centaines dAngstroms plusieurs microns), une couche de matriau isolant

(typiquement une centaines dAngstrms), et le reste de substrat en silicium. Cette

technologie apporte de meilleurs performances en microlectronique : en haute frquence, parrapport la tenue aux radiations, en temprature. De plus la consommation est rduite par

7/21/2019 SAMIA.pdf

33/118


21

rapport aux technologies CMOS traditionnelles. Dans le domaine des MEMS, on peut tirer

partie de cette technologie en utilisant la couche disolant souvent loxyde SiO2 comme

couche sacrificielle. Cela permet dobtenir des parties mobiles en silicium monocristallin. En

effet en effectuant une gravure anisotrope DRIE de la premire couche de silicium

monocristallin puis une gravure isotrope en phase aqueuse du SiO2, on libre les structures de

la premire couche comme le montre la figure I.19.

Ces structures rsolvent certains problmes des circuits intgrs conventionnels, tels que :

- la sensibilit aux radiations,

- la consommation lectrique, due aux courants de fuite,

- le besoin dune valeur minimale de tension,- les limitations dans lutilisation de hautes tensions.

I.7. Les techniques dintgration des microsystmes

La voie dintgration monolithique de microsystmes nest pas toujours possible et le plus

souvent il faut se tourner vers des techniques dassemblage Systme in Package (SiP). Cet

assemblage, au sens large, joue un rle trs important dans le domaine de l'lectronique pour

la miniaturisation des systmes. Son enjeu est de taille et la conception non triviale lorsquel'on doit intgrer des systmes htrognes. En plus des contraintes d'assemblage courantes

Figure I. 19: Schma en coupe de la technologie de micro usinage sur SOI [13]

7/21/2019 SAMIA.pdf

34/118


22

connues pour les circuits intgrs lectroniques, les microsystmes ncessitent souvent le

dveloppement de nouvelles pratiques d'encapsulation qui tiennent compte des spcificits

MEMS (Micro Electro Mechanical Systems).

L'assemblage de systmes complexes bnficie d'un effort de miniaturisation surfacique et

volumique prsent tous les niveaux, de l'chelle nanomtrique jusqu' l'chelle

centimtrique.

Nous allons prsenter les techniques actuelles utilises pour le conditionnement et

lintgration dune puce de silicium nue dans un systme. Nous aborderons lintgration

monolithique (System on Chip, SoC), lintgration hybride (Systme in Package, SiP) et

lintgration mergente qui propose de fonctionnaliser le support (Systme on Package, SoP).

La figure I.20, prsente une illustration de ces techniques.

I.7.1. Intgration monolithique, Systme sur Puce, SoC

Cette technologie d'assemblage Systme sur Puce (System on Chip, SoC), illustre par un

capteur dimage Motorola Figure I.20(a), est essentiellement utilise pour la ralisation de

systmes dont la technique de fabrication est compatible avec la filire CMOS(Complementary Metal Oxide Semiconductor) de la microlectronique. Il s'agit de

Figure I.20 : Quatre techniques d'intgration de puces nues [14]

7/21/2019 SAMIA.pdf

35/118


23

lintgration, sur un mme substrat de silicium de structures planaires de couches minces ou

de structures volumiques de silicium ralises par attaque chimique ou plasma. Ces

techniques sont employes pour raliser des fonctions analogiques, numriques,

radiofrquences, mcaniques ou optiques afin de produire des MEMS (Micro

ElectroMechanical Systems), des MEMS RF (MEMS Radio-Frquences), et des MOEMS

(MEMS optiques). Cette intgration ncessite un grand investissement de conception et n'est

viable que pour des systmes produits en trs grande quantit [14].

I.7.2. Intgration hybride puces nues , SiP, SoP

I.7.2.1. Chip On Board (puce sur circuit, CoB)

La mthode, la plus commune d'interconnexion est le Chip on Board : la puce silicium est

colle directement sur la carte de circuits imprims, puis relie ce dernier par soudure de fils

d'aluminium ou de fils d'or. Une rsine d'encapsulation (Glop top) peut-tre alors dispense

sur l'ensemble ou sur une partie du systme pour garantir la protection vis vis de

lenvironnement : contraintes thermiques et mcaniques. La Figure I.20 (b) reprsente un

exemple de ralisation d'assemblage CoB. La partie gauche de la figure reprsente une puce

de silicium colle directement sur le circuit imprim et la partie droite reprsente une puce

enrobe dans une rsine protectrice.

I.7.2.2. System in Package (SiP)

Il sagit dune mthode dintgration bien matrise aujourdhui. Elle consiste en lintgration

de systmes dans un botier unique. Elle permet, lorsque la technique dintgration

monolithique SoC devient trop complexe et coteuse, de regrouper moindre cot, sur un

mme substrat organique, plusieurs circuits intgrs sur silicium. Ces puces de silicium

peuvent tre associes des composants passifs, des capteurs et actionneurs. Les substrats

base de polymres souples ont apport des fonctionnalits supplmentaires : la flexibilitmcanique et labsorption de chocs.

Les techniques de packaging

Le packaging est lun des aspects les plus importants du dveloppement des microsystmes.

Cette tape du procd de fabrication est un enjeu fondamental, en effet cela reprsente la

majeure partie du cot de fabrication ; et les dysfonctionnements causs par les dfauts de

packaging sont lorigine de 50% des disfonctionnements des MEMS.

7/21/2019 SAMIA.pdf

36/118


24

Les enjeux du packaging sont principalement :

- La tenue mcanique, le package doit supporter les contraintes dues aux variations de

temprature, et offrir une protection contre les chocs et la corrosion qui conduisent une

altration du scellement entre le substrat et le capot.

- La protection thermique.

- Lhermticit.

-La transmission de linformation et de lnergie avec le MEMS, et donc les questions de

connectique, lectrique ou optique.

Dans le cas de certains MEMS, le packaging est une question dautant plus importante quelle

doit apporter une garantie supplmentaire avec lhermticit. Contrairement aux circuits,

certains MEMS ne peuvent fonctionner lorsque le package emprisonne totalement la structure

dans un solide (figure I.21). Le package et le support du systme packager forment alors une

microcavit. On parle de microcavit dans le cas de packaging de MEMS. Les systmes et

leur protection sont globalement appels Systems in Package (SiP).

La technique de scellement du support du MEMS et du capot constitue un axe de recherche.

Le scellement est un lment critique, cest le lieu dinfiltrations ou de fuites et il doit

permettre la connectique (voir figure I.22). Plusieurs mthodes de scellement peuvent tre

recenses :

- Soudure directe Si-Si, ou soudure par fusion : mise en contact de 2 wafers et recuit haute

temprature.

- Soudure anodique verre-Si, mise en contact dun substrat de verre et dun wafer, la soudureseffectue haute temprature et en prsence dun champ lectrique.

Figure I. 21: (a) Packaging de systme sans cavits et (b) Packaging de systme aveccavit [15]

7/21/2019 SAMIA.pdf

37/118


25

- Soudure avec joint eutectique, base sur la temprature de fusion de lalliage Au/Si ou Al/Si

infrieure la temprature de fusion des lments spars.

- Soudure avec joint mtallique, similaire leutectique utilisant 2 mtaux, Au/Sn, Pb/Sn

- Soudure par thermocompression, liaison par application de pression et temprature

importantes entre 2 matriaux.

- Soudure avec joint de verre fritt, de type thermocompressive, utilisant le verre fritt pour

son point de fusion bas, en couche intermdiaire.

- Soudure avec joint polymre, une couche de polymre est place entre les surfaces coller,

puis subit un passage de phase liquide solide : la polymrisation, caractrise par les

proprits dadhsion du matriau.

- Encapsulation monotranche avec un film mince : Technique dencapsulation dite de couche

mince. La technique repose sur le recouvrement du MEMS par une couche sacrificielle

ensuite par une couche de polymre qui fera office de capot.

Figure I.22 : Enjeux de la technologie SiP [15]

7/21/2019 SAMIA.pdf

38/118


26

I.7.2.3. System on Package (SoP)

Le concept de SoP amne lide dintgrer dans le volume du substrat, jusqualors utilis

essentiellement pour les connexions lectriques, des fonctions passives telles que des

capacits, des inductances, des filtres qui participent aux fonctionnalits gnrales du

systme. La Figure I.20(d) illustre le concept dun substrat intgrant les fonctionnalits RF et

optique, la surface duquel les puces sont connectes renverses. Cette dimension

supplmentaire est forme par lempilement de couches de substrats organiques qui ont t

fonctionnaliss au pralable.

I.8. Conclusion

Nous avons prsent dans ce chapitre un descriptif des mthodes de fabrication des

microsystmes compatible avec les procds standards de la microlectronique en focalisant

principalement sur les technologies intgres permettant dobtenir des microsystmes

monolithiques. Nous avons ensuite dcrit les diffrentes technologies actuelles utilises pour

lintgration dune puce de silicium dans un systme savoir lintgration monolithique et

lintgration hybride. Nous allons maintenant entrer dans des considrations de conception de

capteurs de pression, de temprature et dhumidit.

7/21/2019 SAMIA.pdf

39/118

Chapitre II

Etude des capteurs de pression, dhumidit

et de temprature en technologie MEMS

7/21/2019 SAMIA.pdf

40/118

Chapitre II Etude des capteurs de pression, de temprature et dhumidit

27

II.1 Introduction

Ce chapitre permet dintroduire les techniques mises en uvre pour la fabrication des capteurs

de pression, humidit et temprature. Nous allons rappeler brivement larchitecture gnrale

et le principe de fonctionnement de ces trois types de capteurs.

Tout dabord, un capteur est un dispositif qui transforme ltat dune grandeur physique ou

chimique observe (mesurande m) en une grandeur utilisable (signal s, le plus souvent

lectrique), tel que s=F(m). La transformation F se fait grce un corps dpreuve sensible au

mesurande qui assure une premire traduction en une grandeur physique non lectrique

(mesurande secondaire). Grace un transducteur, la mesurande secondaire est ensuite

transforme en grandeur lectrique [5].

II.2. Diffrents types de capteurs

II.2.1. Capteur de pression

La pression est un paramtre important dans de nombreuses disciplines comme la

thermodynamique, larodynamique, lacoustique, la mcanique des fluides, la biophysique,

etc. Aussi, les capteurs de pression se retrouvent dans de nombreux domaines comme tant le

premier maillon dun systme de perception, de contrle ou de mesure.

Depuis le dbut des annes 80, une demande de plus en plus forte sest fait ressentir dans des

domaines bien plus varis comme la robotique, le gnie biologique et mdical,

lenvironnement (notamment dans la mtrologie et mtorologie), la domotique et surtout

lautomobile qui reprsente le secteur qui tire le march des capteurs grce son grand

volume de production.

Figure II.1: Schma de principe dun capteur.

Corpsdpreuve Transducteur

Grandeur physique Mesurer : mesurande(m)

Capteur

Signallectrique

7/21/2019 SAMIA.pdf

41/118


28

II.2.1.1.Dfinition dun capteur de pression

La pression, comme chacun sait, constitue une variable essentielle pour ltude mtrologique

dun milieu environnant qui peut-tre soit un gaz soit un fluide.

La mesure de cette variable est ralise laide dun capteur de pression, dispositif capable

dassocier la grandeur mesure, un signal lectrique reconnaissable appel rponse .

Nous dfinirons tout le long de ce mmoire, le capteur de pression comme tant un systme

constitu de deux parties : une partie dtection que nous appellerons Cellule sensible et

une partie traitement de linformation par lintermdiaire dun circuit lectronique que lon

peut appeler Circuit lectronique de traitement ou encore Circuit convertisseur . La

partie dtection est quant elle constitue dun corps dpreuve et dun transducteur

qui transforme la dformation de ce corps dpreuve en une grandeur physique, la plupart du

temps lectrique. Un capteur de pression peut donc tre reprsent par le schma de la figure

II.2.

Les capteurs de pression connaissent, depuis les annes 80 un essor de plus en plus important,

cet essor sest surtout ressenti depuis le dveloppement des capteurs miniatures sur silicium,

cest--dire depuis lutilisation des techniques issues de la micro-lectronique.

De nos jours, la majeure partie des nouvelles cellules sensibles disponibles sur le march, est

base sur le principe de dtection de type pizorsistif . Cela signifie que la dtection de la

pression se fait par la mesure dune variation de rsistance.

Figure II.2 : Synoptique dun capteur de pression [ 16].

7/21/2019 SAMIA.pdf

42/118


29

Lvolution des jauges mtalliques dposes vers celles en poly silicium ou encore en silicium

dop, directement implantes dans le corps dpreuve, a permis ces composants datteindre

de trs bonnes performances et donc de monopoliser le march [17].

En dpit de leurs avantages (bonne prcision, faible non linarit, lectronique associe

simple et pas ncessairement proximit), ces composants sont extrmement sensibles la

temprature et ncessitent un circuit de compensation spcifique, ce qui lve

considrablement leur prix de revient unitaire.

Un autre type de capteur est bas sur la dtection capacitive dont les avantages potentiels sont

une grande sensibilit la pression et une faible sensibilit la temprature [16].

Le principe de dtection de ces structures capacitives est bas sur la variation dune capacit

qui peut tre aussi bien lie celle de la surface des lectrodes en regard qu celle de la

distance entre les lectrodes (le plus courant), ou encore celle de la permittivit du

dilectrique [3]. La figure II.3 reprsente les deux types de capteur.

II.2.1.2.Capteur de pression capacitif

II.2.1.2.1. Principe de fonctionnement

Les capteurs tudis comportent une armature plane fixe et une armature plane dformable.

En labsence de pression diffrentielle entre les deux faces de la membrane, les armatures sont

parallles [19].

Figure II.3 : (Droite) capteur de pression pizoresistif, (gauche) capteur de pressioncapacitif [18].

7/21/2019 SAMIA.pdf

43/118


30

En labsence de pression applique, la capacit intrinsque de la cellule est celle duncondensateur plan. Elle est donc dfinie par :

(0) ACi od

(II.1)

o : o reprsente la permittivit lectrique du vide, A laire de la surface des lectrodes en

regard cest--dire laire de larmature fixe, et d la distance entre les armatures.

Pour simplifier lcriture, la capacit dfinie pression nulle Ci(0) sera note Cio dans ce qui

suit.

( )( , , )

dACi p

d w x y p (II.2)

o dA est un lment de surface de larmature fixe et w(x,y,P) reprsente la dflexion de la

membrane en fonction de la pression au point de coordonnes (x,y) ; lorigine du repre tant

dfinie au centre gomtrique de la face infrieure de la membrane P = 0.

Autrement dit, lorsque la pression extrieure augmente, la distance inter-armatures diminue,

et par suite, la capacit augmente [20].

Figure II.4 : Capteur de pression capacitif au repos [19]

Figure II.5 : Capteur en fonctionnement [16]

7/21/2019 SAMIA.pdf

44/118


31

II.2.1.3.Capteur de pression pizorsistif

Depuis 1954, o leffet pizorsistif a t dcouvert dans le Silicium, la dmarche pour

mesurer la pression a chang et de nouveaux dispositifs avec des performances remarquables

sont apparus sur le march. Grce au dveloppement des micros technologies, une nouvelle

famille de capteurs de pression pizorsistifs miniatures sest ainsi progressivement impose

pour de nombreuses applications.

Mme si le principe de fonctionnement des capteurs de pression pizorsistif en silicium reste

le mme depuis de nombreuses annes, loptimisation des capteurs pour une application

donne reste toujours une tape couteuse [17].

Nous allons prsenter le principe de fonctionnement dun capteur de pression pizorsistif

micro usin sur silicium. Le micro usinage en volume pour dfinir le corps dpreuve sera

dcrit. Le positionnement des jauges pizorsistives et la dfinition dun pont de Wheatstone

sont prsents.

II.2.1.3.1.La piezorsistivit

La piezorsistivit se manifeste par un changement de la conductivit lectrique dun corps

lorsque celui-ci est soumis des contraintes mcaniques et donc des dformations cette

proprit physique fut dcouverte par Sir lord kelvin en 1956 dans le cas de mtaux, dans le

cas des semi conducteurs leffet est cent fois plus prononc que pour les mtaux permettant

lexploitation de ce phnomne physique dans le domaine des facteurs intgrs [12][21].

La piezorsistivit se traduit par un changement physique du volume du matriau d des

contraintes mcanique sur celui-ci [3].

Un choix judicieux des matriauxLa qualit dun capteur jauges de contraintes passe tout dabord par un choix de matriaux

adapts pour le corps dpreuve, le support isolant et la jauge elle-mme [22].

La tendance naturelle consiste choisir des matriaux se prtant des dformations

importantes, afin dobtenir des signaux de grande amplitude. Il faut alors viter daller aux

limites dlasticit des matriaux afin de saffranchir des risques de dformations permanentes

voire de ruptures.

Il existe deux types de jauges de contraintes : les jauges pizorsistives (ou semi-conducteurs) et les jauges mtalliques [20].

7/21/2019 SAMIA.pdf

45/118

7/21/2019 SAMIA.pdf

46/118

7/21/2019 SAMIA.pdf

47/118


34

Pour avoir une sensibilit leve le conditionneur du capteur peut tre constitu de deux

jauges longitudinales et deux jauges transversales disposes en bordures de membrane et

interconnectes en pont de Wheatstone par des pistes daluminium [24], (la figure II.8).

Bien que les facteurs de jauge du poly silicium soient infrieurs ceux du silicium

monocristallin [5], le poly silicium prsente lavantage de pouvoir tre dpos faible cot

sur diffrents types disolants par PECVD ou plus gnralement par LPCVD ltat amorpheou cristallin.

La rsistivit du silicium poly cristallin est galement suprieure et plus fortement dpendante

du dopage que celle du silicium monocristallin. Cette proprit permet de rduire la taille des

jauges pour les positionner dans les zones de forte dformation du corps dpreuve tout en

gardant des valeurs de rsistance leves.

Le corps dpreuve est ralis par gravure chimique anisotrope localise du silicium en rglegnrale les solutions de gravure anisotrope sont des solutions alcalines haute temprature

Figure II.7 : Structure dun capteur de pression pizorsistif membrane

Figure II.8 : Schma en coupe dun capteur piezorsistif membrane de type SOI [5].

PressionJauge

7/21/2019 SAMIA.pdf

48/118


35

qui pressentent la proprit dattaquer plus vite les plans (100) du silicium que les plans (111)

[40]. Les gravures anisotropes permettent de contrler prcisment les dimensions latrales

des structures micro usines une couche de passivation (oxyde ou nitrure) ouverte par endroit

par la technique de photolithographie est utilise comme masque.

En partant de substrats silicium orients [100], cette mthode permet dobtenir des

membranes de forme gomtrique simple, carr ou rectangle voir figure II.9.

II.2.1.3.4. Positionnement de jauges pizorsistives sur le corps dpreuve

Pour obtenir un capteur de pression sensible les jauges pizorsistives en surface du corps

dpreuve doit tre disposes aux endroits o celui-ci se dforme le plus sous pression comme

le montre la figure II.10. Ces zones sont situes sur les axes mdianes de la structure prs des

bords de la membrane [24].

La figure schmatise une membrane dforme sous leffet dune pression applique sur sa

face suprieur. Une jauge longitudinale J L est parcourue par un courant parallle de la

dformation X, sa rsistance augmente (facteur de jauge longitudinale positif).

Une jauge transversale J T est parcourue par un courant I perpendiculaire la dformation y sa

rsistance diminue (facteur de jauge transversal ngatif). Pour un montage en pont de

Wheatstone complet deux jauges de chaque type sont ncessaires et doivent avoir la mme

valeur de rsistance au repos pour que la tension de dcalage du pont (offset) soit nulle.

Figure II.9 : Diffrentes gomtrie des membranes [25].

7/21/2019 SAMIA.pdf

49/118


36

Le pont de Wheatstone est le circuit le mieux adapt pour la mesure de petite variation de

rsistances lectriques telles que rencontres lors de lutilisation de jauges de dformation

(figure II.11).

II.2.2. Les Capteurs de temprature

Plusieurs choix technologiques sont possibles pour lintgration dlments de mesure de

temprature et de chauffe. Nous distinguerons les dtecteurs de temprature de type

rsistance, les thermocouples et les capteurs jonction semi-conductrice [14]. La technologie

de type rsistance est la plus communment utilise du fait de sa facilit de fabrication et delvolution linaire de ces rsistances avec la temprature. Diffrentes approches ont t

Figure II.10 : Schma de principe du positionnement des jauges piezorsistives [5].

Figure II.11 : Capteur de pression pizorsistif avec quatre rsistances connectes un pont de Whetstone [25].

7/21/2019 SAMIA.pdf

50/118


37

dveloppes ces dernires annes, pour lesquelles la nature du matriau varie (mtal,

polysilicium,..) ainsi que la nature du support (silicium, membrane dilectrique, verre,) et la

gomtrie de la rsistance. En particulier, le platine et le Polysilicium dop sont les plus

utiliss car ils prsentent une forte stabilit dans les cycles en temprature, une bonne

conductivit thermique, ce qui assure une uniformit de la temprature intrinsque de

llment chauffant, un coefficient en temprature constant et relativement lev qui permet

aisment dobtenir une mesure en temprature en contrlant les variations de la rsistance.

II.2.2.1. Les thermocouples

Le principe de la mesure par thermocouple est le suivant : deux mtaux A et B , de nature

diffrente, sont relis par deux jonctions (formant ainsi un thermocouple) aux tempratures T1

et T2 (figure II .12). Par effet Seebeck, le thermocouple gnre une diffrence de potentiel qui

dpend de la diffrence de temprature entre les jonctions, T1-T2. Pour mesurer une

temprature inconnue, l'une des deux jonctions doit tre maintenue une temprature connue,

par exemple celle de la glace fondante (0C). Il est galement possible que cette temprature

de rfrence soit mesure par un capteur (temprature ambiante, par exemple). La mesure de

temprature est donc une mesure indirecte, puisque les thermocouples mesurent en fait une

diffrence de potentiel lectrique [18]. Il est donc ncessaire de connatre la rponse du

thermocouple utilis en fonction de la temprature pour pouvoir relier la diffrence de

potentiel lectrique la diffrence de temprature [1].

Ce phnomne permet de dfinir un coefficient pour chaque thermocouple et ainsi assurer la

conversion de la mesure de tension en mesure de diffrence de temprature. On peut ainsi, si

lon connat le coefficient Seebeck des deux matriaux, remonter la temprature du milieu.

Figure II.12 : Principe de leffet Seebeck et du thermocouple [1].

7/21/2019 SAMIA.pdf

51/118


38

De nouveaux types de thermocouples ont vu le jour avec lvolution technologique permettant

lintgration de ce type de capteur dans les dispositifs.

La technologie film mince permet lintgration du thermocouple Cu/CuNi (rsistance 5k ) et

dun lment chauffant en CuNi (rsistance 600 ). Dans lair, les tensions mesures varient

entre 20 et 450mV. Pour une tension de sortie de 100mV, il est mesur une puissance dentre

de 36MW [26]. La figure II .13 reprsente ces thermocouples.

II.2.2.2. Les capteurs jonction semi-conductrice

Les diodes peuvent donc tre utilises comme capteurs de temprature. Comme le montre la

figure II.14, en fonctionnement en direct et courant constant, la chute de tension traversune diode silicium dcrot quand la temprature de la diode augmente. La chute de tension est

proportionnelle linverse de la temprature absolue de la diode sur une large gamme de

temprature. Gnralement les diodes silicium ont une chute de tension de 0.7volts. A

temprature ambiante, la sensibilit en temprature dune diode est de -2mV/C. Chaque

diode doit tre calibre afin de dterminer la relation chute de tension-variation de

temprature qui la caractrise [27].

Figure II.13 : Topologie de surface des thermocouples Cu/CuNi sur membrane [26].

7/21/2019 SAMIA.pdf

52/118


39

Y.Han [28] propose un rseau de 32x32 diodes (1024 diodes) pour la dtection de temprature

sur une surface de 8x8mm et fabriqu en technologie VLSI (Very Large Scale Integration)

comme le montre la figure II.15. La dimension dune diode est d e 50x50m. Pour

comparaison les thermocouples commerciaux ont des paisseurs de 100 m : il est donc

impossible de placer un grand nombre de ces thermocouples sur de petites surfaces. De mme

si lon utilise des capteurs de temprature de type rsistance, il faut pour chaque lment deux

fils damene et deux plots dinterconnections pour transfrer les signaux. Par exemple, pour

mesurer la temprature en 1000 points sur une petite surface, il faudrait 2000 fils et plots. Si

lon utilise le principe du rseau de diodes et si lon veut mesurer la temprature en 1024

points, 64 plots dinterconnections suffisent au lieu de 2048 avec les rsistances.

Figure II.15 : Vue du rseau de diodes capteurs de temprature [28].

Figure II.14 : Reprsentation schmatique dune caractristique courant-tensiondune diode silicium [28].

i

7/21/2019 SAMIA.pdf

53/118


40

II.2.2.3. Capteur de temprature de type rsistance

La technologie de type rsistance est la plus communment utilise du fait de sa facilit de

fabrication et de lvolution linaire de ces rsistances avec la temprature. En particulier, le

platine est un matriau populaire pour la ralisation de plaques chauffantes [29]: il supporte

de fortes densits de courant, il est fortement rsistant loxydation et il peut oprer des

tempratures de 550C-600C [26] sans changement structurel. Il est adapt la dtection de

temprature car son coefficient de temprature de la rsistance (TCR) est stable. En effet son

dpt est maitris, on utilise gnralement les procds CVD (vaporation ou pulvrisation

cathodique) ou encore des dpts lectrolytiques : suivant les mthodes employes, on

conditionne les caractristiques intrinsques du matriau [27].

Le Platine est connu pour son comportement stable en temprature (TCR ~38x10 -4 C pour le

Platine pur) rsistivit lectrique (2,96.10 -7.m) et son coefficient de temp ature ( = 1,6. 10 -

3C -1) [48], ce qui le rend particulirement intressant pour la ralisation de rsistances

chauffantes et pour la mesure de temprature. Cependant sa temprature limite est un

handicap ainsi que le fait quil nest pas compatible avec les technologies CMOS [30], aussi

une faible adhsion sur les matriaux isolants (SiNx, Si 3 N4, SiO 2,) il est ncessaire de

mettre en oeuvre une couche daccrochage avant son dpt [31]. Nous allons dans cette partie

donner un aperu de ces diffrentes technologies en mettant laccent sur les potentialits de

chacune de ces filires selon les applications vises.

Si la rsistance lectrique dun matriau varie avec la temprature, le capteur rsultant est

appel thermomtre rsistance (RTD). Dans le cas de mtaux la rsistance lectrique crot

avec la temprature [32]. La figure II.16 reprsente la structure dun capteur de temprature

compose dun substrat, un oxyde, un mtal qui va capter la temprature et de lair.

7/21/2019 SAMIA.pdf

54/118


41

La plupart des mtaux prsentent un coefficient de temprature de la rsistivit de l'ordre de

3,4.10 -3/C. Trois matriaux sont principalement utiliss l'tat de rsistance en raison, d'une

part, de leur linarit et d'autre part, de leur facilit de mise en oeuvre : ce sont le cuivre, le

nickel et le platine. Les valeurs normalises 25C, sont 50 pour Ni et 100 pour Pt.

(voir figure II.17).

Figure II.16 : Structure dun capteur de temprature.

Silicium

Oxyde

Mtal

Air

Figure II.17 : Evolution de la rsistance relative en fonction de la temprature pourles matriaux exploit [27]

NickelPlatine

Nickel alli

Cuivre

7/21/2019 SAMIA.pdf

55/118


42

Dans lapplication de capteur de flux L. Schler [33] montre des rsistances de Platine

fabriques sur des substrats de verre et intgres dans un canal en rsine poxy Su-8 (figure

II.18. J.Courbat [34] tudie diffrents mtaux que sont le PtTa, PtTaSi et IrPtTa ainsi que

linfluence de la couche de Tantale (Ta) sur les performances en fiabilit haute temprature.

Compar une couche dadhrence en Ti, le Tantale est compatible avec le dpt de Si 3 N4

par LPCVD, ce qui procure des plaques chauffantes ayant des membranes plus robustes, et sa

diffusion est moindre dans le Platine.

Dans lapplication de capteur de temprature, P. Ginet [35] tudie la faisabilit de

microrsistances chauffantes libres. Les rsistances sont ralises base de verre et

d'oxydes mtalliques, elles ont longtemps t une des voies d'applications de la

microlectronique hybride. Pour augmenter la rsistivit de l'argent, une couche de platine a

t dpose sur la couche d'argent. La rsistance est srigraphie sur un substrat d'alumine.

Afin d'avoir une meilleure reproductibilit au niveau de la fabrication, seize chantillons

identiques ont t raliss collectivement sur une plaquette (1'1') prdcoupe au laser

(figure II.19).

Figure II.18 : Capteurs de flux Platine intgrs dans un canal [33].

7/21/2019 SAMIA.pdf

56/118

7/21/2019 SAMIA.pdf

57/118


44

chauffante. Le passage dune membrane SiO 2/SiN x carre de 2 m d paisseur une

membrane circulaire de 1.4m d paisseur, ainsi que dune rsistance Ti/Pt de forme

serpentin une forme circulaire (figure II.21) permet une diminution de 30% de la puissance

consomme (53mW 300C contre 37mW 300C). Lamlioration concerne galement la

tenue mcanique de la membrane, lhomognit en temprature et la stabilit long terme

hautes tempratures. La micro plaque chauffante dveloppe atteint les 600C avec une

puissance consomme de 70mW seulement.

II.2.3. Capteur dhumidit

L'humidit exprime la prsence d'un mlange d'air sec et de vapeur d'eau dans l'air ambiant.

Quand on parle de mesure d'humidit, on fait allusion au taux d'humidit exprim en % qui

correspond l'humidit relative. Le taux d'humidit est troitement li d'autres grandeurs

physiques, telles que la temprature et la pression.Lhumidit dans un volume V d'air est gnralement exprime partir d'un des trois

paramtres suivants:

Le rapport de mlange : Not r et exprim en g/Kg, il exprime le rapport des masses

Mv de vapeur d'eau et Ma d'air sec temprature constante. Cette grandeur est la

rfrence en humidit. Elle exprime l'humidit absolue. Dtermination extrmement

dlicate du fait des trs faibles quantits de vapeur d'eau mises en jeu.

Figure II.21: Comparaison entre une gomtrie de membrane et de

rsistance chauffante carre et circulaire [31]

7/21/2019 SAMIA.pdf

58/118


45

L'humidit relative: On appelle pression de vapeur saturante Ps(T), la valeur maximale

que peut atteindre la pression partielle Pv de la vapeur d'eau la temprature T. Au

del, une partie de cette vapeur se condense (apparition d'eau liquide). L'humidit

relative s'exprime (en pourcentage) par la relation: HR %=100 (Pv/ Ps(T))

La temprature de rose: C'est la temprature laquelle il faut refroidir, pression

constante, une masse M d'air humide pour atteindre la saturation. La connaissance de

cette temprature permet de dterminer le taux d'humidit de l'air. Ceci, grce

l'utilisation de tables et de diagrammes. Exemple : Un air 30C et 20% HR a son

point de rose 3C. Le point de rose reprsente la temprature laquelle la pression

de vapeur est gale la pression de vapeur saturante. La figure II.22 prsente les

Documents

SAMIA.pdf