SCIENCES SUP
Cours et exercices corrigs
SCIENCES SUP
CONCEPTION DES CIRCUITS VLSI
DU COMPOSANT AU SYSTME
Franois AnceauYvan Bonnassieux
MATHMATIQUES
PHYSIQUE
CHIMIE
SCIENCES DE LINGNIEUR
INFORMATIQUE
SCIENCES DE LA VIE
SCIENCES DE LA TERRE
F. AN
CEA
UY. B
ON
NA
SSIEUX
Master coles dingnieurs
www.dunod.com
CO
NC
EPTION
DES C
IRC
UITS V
LSI D
U C
OM
POSA
NT A
U SY
STME
La matrise de la conception des circuits intgrs VLSI (Very LargeScale Integration) est ncessaire au dveloppement dune industrielectronique performante. Cet ouvrage prsente les techniquesde conception des circuits intgrs CMOS complexes, ducomposant jusqu l'aspect systme. Il aborde par consquentles grands principes de la micro-lectronique.
Les auteurs prsentent les mthodes et les techniques sous-jacentesau travail de conception de circuits full custom . Les approchesmodernes de conception par compilation de silicium sontgalement abordes. Un exemple complet de conception partir d'une description comportementale est trait.
Destin aux lves ingnieurs et aux tudiants en Masterdlectronique et dinformatique, ce cours est complt par denombreux exercices de conception avec corrigs. Cet ouvrageintressera galement les chercheurs et les ingnieurs.
Franois Anceau, Yvan Bonnassieux
CONCEPTION DES CIRCUITS VLSI DU COMPOSANT AU SYSTME
FRANOIS ANCEAU
est professeur au ConservatoireNational des Arts et Mtiers,chercheur au laboratoireSOC/Lip6 de luniversit Pierre et Marie Curie,fondateur du service CMP de ralisation de circuitsintgrs pour lenseignementet la recherche.
YVAN BONNASSIEUX
est matre de confrences lcole Polytechnique,agrg, ancien lve de lEcole Normale Suprieure de Cachan.
CO
UR
S
1 2 3 4 5 6 7 8LICENCE MASTER DOCTORAT
6494454ISBN 978-2-10-050036-9
NordCompoFichier en pice jointe9782100500369_couverture.jpg
CONCEPTIONDES CIRCUITS VLSI
lim Anceau Page I Lundi, 12. fvrier 2007 12:16 12
lim Anceau Page II Lundi, 12. fvrier 2007 12:16 12
CONCEPTIONDES CIRCUITS VLSI
Du composant au systme
Franois Anceau
Professeur au Conservatoire National des Arts et Mtiers
Yvan Bonnassieux
Matre de confrences lcole Polytechnique
lim Anceau Page III Lundi, 12. fvrier 2007 12:16 12
Dunod, Paris, 2007ISBN 978-2-10-050036-9
Ce pictogramme mrite une explication.Son objet est dalerter le lecteur sur la menace que reprsente pour lavenirde lcrit, particulirement dansle domaine de ldition tech-nique et universitaire, le dvelop-pement massif du photo-copillage.
Le Code de la proprit intellectuelle du 1er juillet 1992interdit en effet expressment laphotocopie usage collectifsans autorisation des ayants droit. Or,cette pratique sest gnralise dans les
tablissements denseignement suprieur,provoquant une baisse brutale des achatsde livres et de revues, au point que la
possibilit mme pour les auteursde crer des uvres nouvelles etde les faire diter correctementest aujourdhui menace.
Nous rappelons donc quetoute reproduction, partielle outotale, de la prsente publicationest interdite sans autorisation duCentre franais dexploitation du
droit de copie (CFC, 20 rue des Grands-Augustins, 75006 Paris).
! " # $ % $
% $& ' ( ) '& ' *$ % ' & $& &
+ % , & $ %
-
Dessin des masques dune Unit Arithmtique et Logique (UAL) - Voir chapitre 6Dvelopp par le laboratoire SOC/Lip6 de luniversit Pierre et Marie Curie - Paris VI
lim Anceau Page IV Lundi, 12. fvrier 2007 12:16 12
D
unod
L
a ph
otoc
opie
non
aut
oris
e e
st u
n d
lit.
Table des matires
CHAPITRE 1
INTRODUCTION 1
1.1. Lvolution technologique 2
1.2. Lvolution des circuits intgrs 3
1.3. Petit historique de la circuiterie logique 5
1.4. le monde intrieur aux circuits intgrs 6
1.5. Leffort de conception des circuits intgrs 8
1.6. Les langages de conception 10
CHAPITRE 2
DU SILICIUM LINVERSEUR CMOS 13
2.1. Semiconducteurs 13
2.1.1 Semiconducteur intrinsque 132.1.2 Semiconducteur de type N 152.1.3 Semiconducteur de type P 15
2.2. Diode/jonction 15
2.3. Capacit MOS 16
2.4. Transistor MOS 19
2.4.1 Courant dans un transistor MOS 202.4.2 Cas des transistors P 242.4.3 Effets du second ordre 24
00_Anceau Page V Vendredi, 9. fvrier 2007 12:01 12
VI
Conception des circuits VLSI
2.5. Linverseur CMOS 26
2.5.1 Caractristique de transfert de linverseur 262.5.2 Niveaux logiques 322.5.3 Inverseur minimal 332.5.4 Caractrisation dynamique de linverseur minimal 34
CHAPITRE 3
FABRICATION DES CIRCUITS INTGRS 41
3.1. Introduction 41
3.1.1 Photolithographie optique 42
3.2. Squence de fabrication dun inverseur CMOS 44
3.2.1 Fabrication des tranches de silicium 443.2.2 tape 1 : ralisation du caisson N 463.2.3 tape 2 : prparation des zones actives 493.2.4 tape 3 : ralisation des grilles 513.2.5 tape 4 : dopage des zones actives 543.2.6 tape 5 : ralisation des via des contacts 553.2.7 tape 6 : ralisation des connexions en mtal 1 563.2.8 tape 7 : ralisation des via mtal 1 mtal 2 583.2.9 tape 8 : ralisation des connexions en mtal 2 59
3.3. Principes de dfinition des rgles de dessin 61
3.3.1 Les diffrents types de contraintes 623.3.2 Exemples de rgles de dessin 63
CHAPITRE 4
RSEAUX DE CONDUCTION ET PORTES 67
4.1. Reprsentation symbolique des signaux 67
4.1.1 Signaux logiques 674.1.2 Chronogrammes 684.1.3 Signaux vnementiels et de valeur 694.1.4 Propret dun signal 704.1.5 Validation des signaux temporels (horloges) 71
4.2. Le transistor vu comme un interrupteur 72
4.2.1 Imperfections 72
4.3. Rseaux de conduction 73
4.3.1 Logique de conduction 734.3.2 Utilisation des rseaux de conduction 75
4.4. Portes logiques 76
4.4.1 Consommation des portes logiques 764.4.2 Portes CMOS classiques 774.4.3 Portes CMOS non classiques 804.4.4 Portes 3 tats 85
00_Anceau Page VI Vendredi, 9. fvrier 2007 12:01 12
Table des matires
VII
D
unod
L
a ph
otoc
opie
non
aut
oris
e e
st u
n d
lit.
4.5. Logique dynamique 88
4.5.1 Logique Domino 894.5.2 Partage de charges 89
4.6. Logique matricielle 91
4.6.1 Matrice de ROM 914.6.2 Utilisation des matrices de ROM comme reconnaisseurs/dcodeurs 944.6.3 PLA-ROM 954.6.4 ROM 984.6.5 PLA boolen 984.6.6 Alimentation pulse 1004.6.7 PLA dynamique 1004.6.8 Optimisation des PLA 103
CHAPITRE 5
DESSIN DES MASQUES DUN CIRCUIT INTGR 105
5.1. Dfinition du problme 105
5.2. Conception topologique 106
5.3. Rgles symboliques 107
5.3.1 Rgles dites au Lambda 1075.3.2 Dessin symbolique sur grille 108
5.4. Couches technologiques et flux dinformation 109
5.4.1 Organisation matricielle du dessin des blocs 1095.4.2 Affectation des flux aux couches technologiques 111
5.5. Dessin des portes CMOS classiques 111
5.5.1 Dessin dun rseau de conduction 1125.5.2 Dessin des portes classiques 113
5.6. Dessins squelettiques 117
5.7. Dessin des ROM et des PLA 118
5.7.1 Matrices NOR 1185.7.2 Matrices NAND 119
5.8. Assemblage des macro-blocs dun circuit 120
CHAPITRE 6
OPRATEURS ARITHMTIQUES 121
6.1. Introduction 121
6.1.1 Oprations ralises 1216.1.2 Reprsentation des nombres 122
6.2. Additionneur 122
6.2.1 Rutilisation de laddition 1236.2.2 Addition binaire 1236.2.3 Synthse dune cellule dadditionneur 124
00_Anceau Page VII Vendredi, 9. fvrier 2007 12:01 12
VIII
Conception des circuits VLSI
6.2.4 Additionneur parallle 128
6.3. Unit arithmtique et logique (UAL) 130
6.3.1 Calcul du OU-exclusif 1306.3.2 Calcul du OU 1316.3.3 Calcul du ET 1316.3.4 Schma et dessin de la cellule dUAL complte 131
6.4. Multiplieur cbl 134
6.4.1 Multiplieur simple 134
CHAPITRE 7
SYSTMES SQUENTIELS 137
7.1. Dfinitions 137
7.1.1 Reprsentation du comportement des systmes squentiels 139
7.2. Systmes squentiels asynchrones 139
7.3. Systmes squentiels synchrones 140
7.3.1 Ralisation des systmes synchrones 142
7.4. Systmes polyphass 142
7.4.1 Notion de latches 1427.4.2 Systmes polyphass 145
7.5. Systmes monophass 153
7.5.1 Bascules 1547.5.2 Systmes monophass 162
7.6. Systmes mixtes monophass/polyphass 168
CHAPITRE 8
LMENTS DE VHDL 171
8.1. Bref historique des langages de description du matriel 171
8.2. Structure dune description VHDL 173
8.2.1 Lentit 1748.2.2 Larchitecture 174
8.3. Les diffrents types de description 175
8.3.1 Descriptions structurelles 1758.3.2 Descriptions fonctionnelles 1778.3.3 Descriptions procdurales 1788.3.4 Descriptions mixtes 180
8.4. Types des signaux et des variables 180
8.4.1 Types standard et drivs 1808.4.2 Types IEEE 182
8.5. Expressions 183
8.5.1 Attributs des signaux 183
00_Anceau Page VIII Vendredi, 9. fvrier 2007 12:01 12
Table des matires
IX
D
unod
L
a ph
otoc
opie
non
aut
oris
e e
st u
n d
lit.
8.5.2 Oprateurs 1848.5.3 Temps de transit 184
8.6. Instructions de connexion conditionne
