electroniquenumerique

8/3/2019 electroniquenumerique

1/76

CoursD'ElectroniqueNumriquePar Ben Boubaker Mohamed


2/76

Electronique numrique par Ben Boubaker M. 2

SOMMAIRE

1 LES FAMILLES DES CIRCUITS LOGIQUES ...................................................................................................... 51.1 Introduction .................................................................................................................................................... 51.2 Notations (abrviations de termes anglo-amricains) ...........................................................................51.3 Model fonctionnel simplifi d'une porte logique......................................................................................6

1.4 Nomenclature commerciale des circuits.................................................................................................... 61.5 Famille TTL (Transistor Transistor Logique).......................................................................................... 8

1.5.1 Variantes de la famille TTL.............................................................................................................. 81.5.2 Alimentation et temprature de fonctionnement : .....................................................................91.5.3 Srie TTL standard............................................................................................................................ 91.5.4 Niveaux logiques de la famille TTL Standard............................................................................. 111.5.5 Immunit au bruit : .......................................................................................................................... 111.5.6 Courant d'entre Ii de la porte standard................................................................................... 12

1.5.6.1 Courant d'entre l'tat bas IIL.............................................................................................. 121.5.6.2 Courant d'entre l'tat haut IIH ........................................................................................... 12

1.5.7 Courant de sortie Io de la porte standard ................................................................................. 12

1.5.7.1 Courant de sortie l'tat bas IOL............................................................................................. 121.5.7.2 Courant de sortie l'tat haut IOH .......................................................................................... 13

1.5.8 Sortance (Fan out)........................................................................................................................... 131.5.9 Courant de court circuit.................................................................................................................. 131.5.10 Courant d'alimentation et puissance consomme ...................................................................... 131.5.11 Temps de propagation...................................................................................................................... 141.5.12 Portes sortie collecteur ouvert (OC : Open Collector)......................................................... 141.5.13 Porte sortie 3 tats (tri-state)................................................................................................. 141.5.14 Porte entre Trigger de Schmitt .............................................................................................. 15

1.5.14.1 Retardateur d'impulsion.............................................................................................................. 15

1.5.15 Variante TTL Schottky ou TTL-S................................................................................................. 161.5.16 Variante TTL Low Pwer Schottky ou TTL-LS ............................................................................ 161.5.17 Variantes TTL avance AS et ALS............................................................................................... 171.5.18 Variante TTL-F ou TTL Fast.......................................................................................................... 171.5.19 Performances typiques de la technologie bipolaire................................................................... 17

1.6 Les Familles CMOS (Complementary MOS)............................................................................................ 191.6.1 Srie 4000......................................................................................................................................... 19

1.6.1.1 Alimentation....................................................................................................................................... 191.6.1.2 Temprature de fonctionnement .............................................................................................. 191.6.1.3 Porte lmentaire de la famille CMOS ................................................................................... 201.6.1.4 Caractristique de transfert.................................................................................................... 20

1.6.1.5 Portes NAND et NOR................................................................................................................. 201.6.2 Porte analogique................................................................................................................................ 21

1.6.2.1 Niveaux logiques l'entre ........................................................................................................ 211.6.2.2 Niveaux logiques la sortie....................................................................................................... 221.6.2.3 Immunit au bruit........................................................................................................................ 231.6.2.4 Temps de propagation................................................................................................................. 231.6.2.5 Consommation ............................................................................................................................... 231.6.2.6 Sortance ........................................................................................................................................ 23

1.6.3 Srie High speed CMOS : HC, HCT, AHC et AHCT................................................................. 241.6.4 Caractristiques typiques des technologies CMOS et HCMOS............................................ 241.6.5 La Technologie BiCMOS : BCT et ABT........................................................................................ 25

1.6.5.1 Considrations sur la consommation........................................................................................ 251.6.5.2 Caractristique d'entre........................................................................................................... 261.6.5.3 Caractristique de sortie........................................................................................................... 26


3/76

1.6.6 Familles Low voltage........................................................................................................................ 271.6.6.1 Caractristiques typiques.......................................................................................................... 28

1.6.7 Positions compares des familles logiques................................................................................. 282 CIRCUITS COMBINATOIRES USUELS ........................................................................................................... 29

2.1 Les multiplexeurs......................................................................................................................................... 292.1.1 Choix d'une voie (entre) parmi N............................................................................................... 29

2.1.2 Choix d'un mot parmi N................................................................................................................. 292.1.3 Exemple de multiplexeur du commerce ....................................................................................... 31

2.2 Les dmultiplexeurs..................................................................................................................................... 312.2.1 Dmultiplexeur 1 parmi 4................................................................................................................ 312.2.2 Les dcodeurs................................................................................................................................... 322.2.3 Exemple de dmultiplexeur du commerce.................................................................................. 32

2.3 Les comparateurs ........................................................................................................................................ 332.3.1 Comparateurs du commerce .......................................................................................................... 33

2.4 Les additionneurs......................................................................................................................................... 352.4.1 Additionneurs propagation de la retenue................................................................................ 352.4.2 Additionneur retenue anticipe. ............................................................................................... 36

2.4.3 Additionneurs du commerce.......................................................................................................... 362.5 Unit arithmtique et logique (ALU)....................................................................................................... 372.6 Dcodeurs BCD-7 segments...................................................................................................................... 37

2.6.1 Pilotage des afficheurs .................................................................................................................. 392.6.2 Pilotage des afficheurs Anode commune.................................................................................... 392.6.3 Pilotage des afficheurs Cathode commune................................................................................ 402.6.4 Dcodeur BCD-7 segments du commerce................................................................................... 40

3 CIRCUITS SEQUENTIELS USUELS ................................................................................................................. 423.1 Les Bascules.................................................................................................................................................. 42

3.1.1 La Bascule RS.................................................................................................................................... 42

3.1.2 La Bascule RSH................................................................................................................................. 423.1.3 La Bascule JK et JKH..................................................................................................................... 423.1.4 La Bascule ragissant sur front dhorloge ................................................................................. 433.1.5 Bascule JK ragissant au front descendant.............................................................................. 433.1.6 Exemple de dtecteur de Front................................................................................................... 443.1.7 Bascule RS Matre Esclave ............................................................................................................ 443.1.8 Bascule JK Matre Esclave............................................................................................................. 453.1.9 Bascule D ........................................................................................................................................... 453.1.10 Les entrs de forage CLear et Preset...................................................................................... 45

3.2 Les registres................................................................................................................................................. 463.2.1 Les registres raction sur fronts............................................................................................. 46

3.2.2 Les Registres Latches .................................................................................................................... 473.3 Les registres dcalage............................................................................................................................ 47

3.3.1 Registres dcalage entre parallle sortie parallle............................................................ 483.4 les compteurs ............................................................................................................................................... 49

3.4.1 Les compteurs Asynchrones.......................................................................................................... 493.4.2 Les Dcompteurs Asynchrones..................................................................................................... 503.4.3 Les Compteurs/Dcompteurs Asynchrones................................................................................ 513.4.4 Comptage incomplet.......................................................................................................................... 513.4.5 Mise en cascade des compteurs Asynchrone ............................................................................ 523.4.6 Les compteurs Synchrones............................................................................................................ 53

3.4.6.1 Synthse d'un compteur synchrone 4 bits........................................................................... 53

3.4.6.2 Gnralisation............................................................................................................................... 543.4.6.3 Synthse d'une dcade synchrone ......................................................................................... 553.4.6.4 Mise en cascade de compteur synchrones ............................................................................. 56



4/76

4 LES MEMOIRES...................................................................................................................................................... 584.1 Hirarchie des mmoires dans un ordinateur ....................................................................................... 584.2 Classement des mmoires selon l'Utilisation ........................................................................................ 58

4.2.1 Mmoire vive ou RAM ..................................................................................................................... 584.2.2 Mmoire Morte ou ROM................................................................................................................. 594.2.3 Mmoire MORTE PROGRAMMABLE ou PROM.................................................................................... 59

4.2.4 Mmoire morte reprogrammable ou EPROM ............................................................................. 594.2.5 Mmoire MORTE EFFAABLE lectriquement ou EEPROM.......................................................... 594.2.6 Mmoire FLASH............................................................................................................................... 594.2.7 Mmoire FIFO ou file..................................................................................................................... 604.2.8 Mmoire LIFO ou pile..................................................................................................................... 604.2.9 Cellule statique d'une mmoire vive ............................................................................................ 604.2.10 Cellule dynamique d'une mmoire vive ........................................................................................ 624.2.11 Cellule d'une mmoire ROM........................................................................................................... 634.2.12 Cellule d'une mmoire PROM......................................................................................................... 644.2.13 Cellule d'une mmoire EPROM et EEPROM................................................................................ 65

4.3 Organisation par mot.................................................................................................................................. 65

4.3.1 Capacit d'une mmoire ................................................................................................................. 664.3.2 Entre de slection de botier...................................................................................................... 664.3.3 Augmentation de capacit mmoire par association de plusieurs botiers......................... 67

4.4 Cycle de lecture ........................................................................................................................................... 684.4.1 Cycle d'criture............................................................................................................................... 684.4.2 Les barrettes SIM et DIM........................................................................................................... 68

4.5 Mmoires magntiques ............................................................................................................................... 694.5.1 Les disquettes .................................................................................................................................. 694.5.2 Les disques durs............................................................................................................................... 70

4.6 Les interfaces de gestion de disques durs ............................................................................................. 71

4.6.1 Interface IDE (et ses variantes) ................................................................................................. 714.6.2 Interface SCSI................................................................................................................................. 714.7 Les Mmoire Optiques................................................................................................................................ 72

4.7.1 Nomenclature ................................................................................................................................... 724.7.2 Le CD-ROM........................................................................................................................................ 724.7.3 Principe de lecture .......................................................................................................................... 734.7.4 Codage de l'information................................................................................................................. 744.7.5 Vitesse de rotation.......................................................................................................................... 744.7.6 Le CD-R .............................................................................................................................................. 754.7.7 Le CD-RW.......................................................................................................................................... 754.7.8 Le DVD ............................................................................................................................................... 76



5/76

1 LES FAMI LLES DES CIRCUITS LOGIQUES

1.1 INTRODUCTION

Les circuits intgrs Numriques (logiques) sont classs suivant leur technologie de fabrication. Les

familles logiques principales sont :

Les familles bipolaires : Elles sont fabriques base de transistors bipolaires. La plus rpanduesd'entre elles est la famille TTL (Transistor Transistor Logic) qui possde de nombreusesvariantes.

Les familles CMOS : Elles sont fabriques base de transistor CMOS. Les familles BiCMOS : Ces familles combinent les avantages des technologies Bipolaires et CMOS. Les familles Low Voltage : Ce sont des familles CMOS ou BiCMOS fonctionnant avec une faible

tension d'alimentation.

Une famille logique est caractrise par ses paramtres lectriques :

La plage des tensions dalimentation et la tolrance admise sur cette valeur, La plage des tensions associe un niveau logique, en entre ou en sortie, Les courants pour chaque niveau logique, en entre ou en sortie, Les courants maximums que lon peut extraire ou injecter dans une porte logique en entre ou en

sortie, cette caractristique sera souvent dsigne par driving capability La puissance maximale consomme qui dpend souvent de la frquence de fonctionnement. Les performances dynamiques principales comme le temps de monte (transition bashaut) et de

descente (transition hautbas) des signaux en sortie dune porte,

Les temps de propagation dun signal entre lentre et la sortie dune porte logique. Cettecaractristique ainsi que les temps de monte/descente dfinissent la vitesse de fonctionnementd'une porte.

La raison de l'existence d'un nombre important de familles logiques, est qu'il est difficile deconcevoir une porte logique qui a, la fois, de trs bonnes performances en consommation, vitesse,driving capabilityet d'immunit au bruit.

1.2 NOTATIONS (ABREVIATIONS DE TERMES ANGLO-AMERICAINS)

Tensions :VCC : tension nominale dalimentation,VIH : tension dentre au niveau logique haut (Input High),VIL : tension dentre au niveau logique bas (Input Low),VOH: tension de sorti e au niveau logique haut (Output High),VOL: tension de sortie au niveau logique bas (Output Low).

Courants : (par convention, les courant entrant sont compts positifs, et les sortant ngatifs)ICC: courant dalimentation (suivant les conditions dutilisation de la porte),IIH: courant dentre au niveau logique haut,

IIL: courant dentre au niveau logique bas,IOH: courant de sortie au niveau logique haut,IOL : courant de sortie au niveau logique bas.



6/76

IOL

Vcc

VIL

VIH

VOL

I IH

ICC

IOH

VOH

I IHVcc

I IL

I IL

I IL

I IL

Fig. 1.1 : Illustration de la nomenclature

1.3 MODEL FONCTIONNEL SIMPLIFIE D'UNE PORTE LOGIQUE

Quelque soit sa famille logique, une porte logique peut tre reprsente par le model suivant :

Logique

Vcc

Vo

Vi1

Vi2

Vin

H

L

Fig. 1.2 : model fonctionnel d'une porte logique

Selon la fonction logique ralise par la porte et la configuration des entres, le bloc logique dterminela commande des deux commutateurs H et L, 3 configurations sont possibles :

L ferm, H ouvert, La sortie est au niveau bas Vo = VOL niveau logique "0" L ouvert, H ferm, La sortie est au niveau haut Vo = VOH niveau logique "1" L ouvert, H ouvert, La sortie est isole Vo = VOZ niveau logique "Z" = haute impdance L ferm, H ferm, Cet tat est interdit car il correspond un court-circuit entre Vcc et la

masse

1.4 NOMENCLATURE COMMERCIALE DES CIRCUITS

Malheureusement, il n'y a pas de nomenclature standard adopte par tous les constructeurs. Lanomenclature suivante est actuellement la plus utilise, elle comporte 10 champs, mais le plus souventon n'utilise que 3 ou 4 champs :

Exemple :

SN

1 2 3 4 5 6 7 8 9

74 LVC H 16 2 244 A DGG

1. Standard Prefix



7/76

o Exemple : SN Circuit standard sans spcification particulireo Example: SNJ - Conforms to MIL-PRF-38535 (QML)

2. Plage de tempratureo 54 Srie militaireo 74 Srie Commerciale

3. Familleo ABT- Advanced BiCMOS Technologyo ABTE - Advanced BiCMOS Technology/Enhanced Transceiver Logico AC/ACT- Advanced CMOS Logico AHC/AHCT- Advanced High-Speed CMOS Logico ALB - Advanced Low-Voltage BiCMOSo ALS - Advanced Low-Power Schottky Logico ALVC - Advanced Low-Voltage CMOS Technologyo AS - Advanced Schottky Logico AVC - Advanced Very-low-voltage CMOS

o BCT- BiCMOS Bus-Interface Technologyo CBT- Crossbar Technologyo CBTLV - Low-Voltage Crossbar Technologyo F - F Logico FB - Backplane Transceiver Logic/Futurebus+o FIFO - First-In First-Out Memorieso GTL - Gunning Transceiver Logico GTLP - Gunning Transceiver Logic Pluso HC/HCT- High-Speed CMOS Logico HSTL - High-Speed Transceiver Logico LS - Low-Power Schottky Logico LV - Low-Voltage CMOS Technologyo LVC - Low-Voltage CMOS Technologyo LVT- Low-Voltage BiCMOS Technologyo S - Schottky Logico SSTL - Stub Series-Terminated Logic

4. Special Featureso Blank = No Special Featureso D - Level-Shifting Diode (CBTD)o H - Bus Hold (ALVCH)o R - Damping Resistor on Inputs/Outputs (LVCR)o S - Schottky Clamping Diode (CBTS)

5. Bit Widtho Blank = Gates, MSI, and Octalso 1G - Single Gateo 8 - Octal IEEE 1149.1 (JTAG)o 16 - Widebus(16, 18, and 20 bit)o 18 - Widebus IEEE 1149.1 (JTAG)o 32 - Widebus+(32 and 36 bit)

6.

Optionso Blank = No Optionso 2 - Series-Damping Resistor on Outputs

http://www.ti.com/sc/docs/products/logic/families/abt.htmhttp://www.ti.com/sc/docs/products/logic/families/abte.htmhttp://www.ti.com/sc/docs/products/logic/families/ac.htmhttp://www.ti.com/sc/docs/products/logic/families/act.htmhttp://www.ti.com/sc/docs/products/logic/families/ahct.htmhttp://www.ti.com/sc/docs/products/logic/families/alb.htmhttp://www.ti.com/sc/docs/products/logic/families/als.htmhttp://www.ti.com/sc/docs/products/logic/families/alvc.htmhttp://www.ti.com/sc/docs/products/logic/families/as.htmhttp://www.ti.com/sc/docs/products/logic/families/avc.htmhttp://www.ti.com/sc/docs/products/logic/families/bct.htmhttp://www.ti.com/sc/docs/products/logic/families/cbt.htmhttp://www.ti.com/sc/docs/products/logic/families/cbtlv.htmhttp://www.ti.com/sc/docs/products/logic/families/f.htmhttp://www.ti.com/sc/docs/products/logic/families/fb.htmhttp://www.ti.com/sc/docs/products/logic/families/fifo.htmhttp://www.ti.com/sc/docs/products/logic/families/gtl.htmhttp://www.ti.com/sc/docs/products/logic/families/gtlp.htmhttp://www.ti.com/sc/docs/products/logic/families/hct.htmhttp://www.ti.com/sc/docs/products/logic/families/ls.htmhttp://www.ti.com/sc/docs/products/logic/families/lv.htmhttp://www.ti.com/sc/docs/products/logic/families/lvc.htmhttp://www.ti.com/sc/docs/products/logic/families/lvt.htmhttp://www.ti.com/sc/docs/products/logic/families/s.htmhttp://www.ti.com/sc/docs/products/logic/families/sstl.htmhttp://www.ti.com/sc/docs/products/logic/options/internal.htmhttp://www.ti.com/sc/docs/products/logic/options/bus.htmhttp://www.ti.com/sc/docs/products/logic/options/series.htmhttp://www.ti.com/sc/docs/products/logic/sin_gate.htmhttp://www.ti.com/sc/docs/jtag/jtaghome.htmhttp://www.ti.com/sc/docs/products/logic/options/widebus.htmhttp://www.ti.com/sc/docs/jtag/jtaghome.htmhttp://www.ti.com/sc/docs/products/logic/options/widebus.htmhttp://www.ti.com/sc/docs/products/logic/options/series.htmhttp://www.ti.com/sc/docs/products/logic/options/series.htmhttp://www.ti.com/sc/docs/products/logic/options/widebus.htmhttp://www.ti.com/sc/docs/jtag/jtaghome.htmhttp://www.ti.com/sc/docs/products/logic/options/widebus.htmhttp://www.ti.com/sc/docs/jtag/jtaghome.htmhttp://www.ti.com/sc/docs/products/logic/sin_gate.htmhttp://www.ti.com/sc/docs/products/logic/options/series.htmhttp://www.ti.com/sc/docs/products/logic/options/bus.htmhttp://www.ti.com/sc/docs/products/logic/options/internal.htmhttp://www.ti.com/sc/docs/products/logic/families/sstl.htmhttp://www.ti.com/sc/docs/products/logic/families/s.htmhttp://www.ti.com/sc/docs/products/logic/families/lvt.htmhttp://www.ti.com/sc/docs/products/logic/families/lvc.htmhttp://www.ti.com/sc/docs/products/logic/families/lv.htmhttp://www.ti.com/sc/docs/products/logic/families/ls.htmhttp://www.ti.com/sc/docs/products/logic/families/hct.htmhttp://www.ti.com/sc/docs/products/logic/families/gtlp.htmhttp://www.ti.com/sc/docs/products/logic/families/gtl.htmhttp://www.ti.com/sc/docs/products/logic/families/fifo.htmhttp://www.ti.com/sc/docs/products/logic/families/fb.htmhttp://www.ti.com/sc/docs/products/logic/families/f.htmhttp://www.ti.com/sc/docs/products/logic/families/cbtlv.htmhttp://www.ti.com/sc/docs/products/logic/families/cbt.htmhttp://www.ti.com/sc/docs/products/logic/families/bct.htmhttp://www.ti.com/sc/docs/products/logic/families/avc.htmhttp://www.ti.com/sc/docs/products/logic/families/as.htmhttp://www.ti.com/sc/docs/products/logic/families/alvc.htmhttp://www.ti.com/sc/docs/products/logic/families/als.htmhttp://www.ti.com/sc/docs/products/logic/families/alb.htmhttp://www.ti.com/sc/docs/products/logic/families/ahct.htmhttp://www.ti.com/sc/docs/products/logic/families/act.htmhttp://www.ti.com/sc/docs/products/logic/families/ac.htmhttp://www.ti.com/sc/docs/products/logic/families/abte.htmhttp://www.ti.com/sc/docs/products/logic/families/abt.htm


8/76

o 4 - Level Shiftero 25 - 25- Line Driver

7. Function : c'est le numro du circuit proprement dito 00 - Porte Nando 244 - Noninverting Buffer/Driver

o 374 - D-Type Flip-Flopo 573 - D-Type Transparent Latcho 640 - Inverting Transceiver

8. Device Revisiono Blank = No Revisiono Letter Designator A-Z

9. Packageso D, DW - Small-Outline Integrated Circuit (SOIC)o DB, DL - Shrink Small-Outline Package (SSOP)

o DBB, DGV - Thin Very Small-Outline Package (TVSOP)o DBQ - Quarter-Size Outline Package (QSOP)o DBV, DCK - Small-Outline Transistor Package (SOT)o DGG, PW - Thin Shrink Small-Outline Package (TSSOP)o FK - Leadless Ceramic Chip Carrier (LCCC)o FN - Plastic Leaded Chip Carrier (PLCC)o GB - Ceramic Pin Grid Array (CPGA)o GKE, GKF - MicroStar BGA Low-Profile Fine-Pitch Ball Grid Array (LFBGA)o HFP, HS, HT, HV - Ceramic Quad Flat Package (CQFP)o J, JT - Ceramic Dual-In-Line Package (CDIP)o N, NP, NT - Plastic Dual-In-Line Package (PDIP)o PAG, PAH, PCA, PCB, PM, PN, PZ - Thin Quad Flat Package (TQFP)o PH, PQ, RC - Quad Flat Package (QFP)o W, WA, WD - Ceramic Flat Package (CFP)

1.5 FAMILLE TTL (TRANSISTOR TRANSISTOR LOGIQUE)

Normalement, un designer de systmes logique n'a nul besoin de connatre de la manire approfondiela structure interne dun composant pour pouvoir le mettre en oeuvre de faon efficace, les noticestechniques dlivrent toutes les informations ncessaires la meilleure mise en oeuvre. Mais si on

dsire apprhender le comportement exact dune porte logique, les paramtres externes fournis par leconstructeur ne suffisent plus, il faut entrer au cur de la structure pour comprendre lefonctionnement exact. Dans ce paragraphe, nous allons tudier en dtail le circuit de base de la familleTTL standard, Nous ne pouvons malheureusement pas le faire pour touts les familles logiques.

1.5.1 Variantes de la famille TTL

La famille TTL a beaucoup volu depuis son apparition la fin des annes 60. Elle a donn naissance plusieurs sous familles, en voici le champ famille de la nomenclature commerciale :

Blanc : TTL Standard, c'est la premire srie, n'est pratiquement plus utilise. Consomme 10 mW

pour un dlai de 10 ns H : TTL srie High speed: plus rapide mais consomme plus. N'est plus utilise de nos jours. (22

mW pour 6 ns)



9/76

L : TTL srie Low power: Consomme peu mais trs lente. Sa structure est identique celle de lasrie standard, amis elle fait appel des valeurs de rsistances plus leves. N'est plus utilise denos jours. (1 mW pour 33 ns)

S : TTL srie (Schottky): Amliore les performances par l'utilisation de diodes et de transistorsSchottky. En voie de remplacement par la srie AS et la srie F. (19 mW pour 3 ns).

LS : TTL srie (Low power Schottky): C'est une variante peu gourmande de la srie S. C'est une

variante fortement utilise. En cours de remplacement par la srie ALS. (2mW pour 10 ns) ALS : TTL srie (advanced Low power Schottky): C'est une version amliore de la srie LS. C'est

probablement la srie des prochaines dcennies. Elle amliore dans un rapport de 2 lesperformances de la srie LS (1mW pour 4 ns).

AS : TTL srie (Advanced Schottky): C'est la srie la plus rapide de la famille TTL. Son utilisationdemande beaucoup de prcaution. (8.5 mW pour 1.5 ns).

F : TTL srie (Fast): Plus rapide que la srie LS et consomme moins que la srie S. A les mmesrgles d'utilisation que la srie S.

1.5.2 Alimentation et temprature de fonctionnement :

Alimentation TempratureFamille civile : 74 5 V 5 %

[ 4.75 - 5.25 ][ 0C - 70C ]

Famille militaire : 54 5 V 10 %[ 4.5 - 5.5 ]

[ -55C - 125C ]

En logique TTL la tension d'alimentation doit tre bien stabilise, elle doit pouvoir accepter lesappels brusques de courant. Les pointes de courant se produisent quand plusieurs circuits changentd'tat en mme temps. Pour aider l'alimentation suivre les variations instantanes de courant, descondensateurs jouant le rle de rservoirs donc de filtres sont placs le plus prs possible des circuits

afin de fournir les courants instantans liminant ainsi les pointes de tension. Des condensateurs autantale sont fabriqus spcialement pour cet effet.

1.5.3 Srie TTL standard

R1R2

R4

R3

4K1.6K

130

D3

1K

Q1 Q2Vi1

Vo

Vcc=5V

Q3

Vi2

Q4

D1 D2

14 13 12 811 10 9

1 2 3 74 5 6

GND

VccB1

B2

C1

B3

B4

(a) (b) Fig. 1.3 : Porte Nand SN7400



10/76


11/76

R2R4

1.6K130

D3

Voh

Vcc=5V

Q3

R2

R3

1.6K

D3

1K

Q2 Vo

Vcc=5V

Q3

Vi

(a) (b)

1

2

3

43.8

1 2 3 4

Vo

Vi

pente -1.6

pente -50

0.4

2.4

0.8

(c) Fig. 1.4 : fonctionnement et caractristique de transfert d'une porte 7400

1.5.4 Niveaux logiques de la famille TTL Standard

De la caractristique de transfert prcdente, on peut dduire les valeurs suivantes :

Entre Sortie

VILmax = 1.2V VOHmin = 2.8VVIHmin = 1.3V VOLmax = 0.2V

Les constructeurs nous disent que pour s'assurer d'un bon fonctionnement mme dans les conditionsles plus dfavorables (Temprature, alimentation, charge), avec une petite marge de scurit, il fautadopter les limites suivantes

Entre Sortie

VILmax = 0.8V VOHmin = 2.4V

VIHmin = 2.0V VOLmax = 0.4V

1.5.5 Immunit au bruit :

Comme la tension d'entred'une porte n'est rien d'autre quela tension de sortie de la porte quila prcde, on va dfinir la margede bruit qui peut subsister sur la tension VOL sans que celan'altre le fonctionnement normal.Etat bas : Dans le plus mauvais cas Vo1 est de 0.4 V, onsait que la porte 2 considre Vi2=Vo1 comme un niveau bastant qu'elle infrieure 0.8V, donc un signal parasite de 0.4

V qui viendrait s'ajouter Vo1 n'altrerait pas lefonctionnement normal, ceci est la marge de bruit au niveaubas

1

2

3

Vo1

t

Niveau haut

Niveau bas

Fig. 1.5 : marge de bruit d'un signal TTL

1 2

Vo1 Vi2

A respecter Garanties parle constructeur



12/76


13/76

1.5.7.2 Courant de sortie l'tat haut IOH

Quand la sortie est au nivaux haut, la porte fournit le courantde sortie IOH aux circuits qui lui sont connects et une chargersistive ventuelle relie la masse.

Dans le cas d'un fonctionnement normal o la charge n'estconstitue que de portes logiques de la mme famille, le courant

IOH reste trs faible et la tension VOH reste bien suprieure VOHmin. Les constructeurs recommandent la valeur :

IOHmax = 0.4 mA

ce qui garantit que les conditions, VOH reste > VOHmin tant queIOH< 0.4 mA.

Dans le cas d'une charge rsistive, il faut faire attention carquand IOH augmente, VOH diminue et peut descendre en dessous deVOHmin et de ce fait ne sera plus utilisable d'un point de vue LOGIQUE.

Si on observe la courbe A2 (du constructeur) qui illustre la variation de VOH en fonction de IOH, ons'aperoit que la valeur de 0.4mA est vraiment trop confortable alors qu'on peut demander la porteun courant bien plus important ( 8 mA) avant que la tension VOH ne descende en dessous du seuilautoris (2.4 V) .

1.5.8 Sortance (Fan out)

La sortance est le nombre maximum de portes de la mme famille que l'on peut connecter la sortied'une porte sans que les dbits de courant n'altrent les valeurs de la tension de sortie, V OH doitrester suprieure VOHmin = 2.4V et VOL doit rester infrieure VOLmax = 0.4V.

C'est surtout l'tat bas de la sortie qui va limiter la sortance, IOLmax = 16 mA, chaque porteconnecte apporte IILmax = 1.6 mA (voir Fig. 3.5) ce qui donne une sortance de 10. Quand la sortie est l'tat haut, le courant de sortie maximum sera IOH = 10 x IIHmax = 10 x 40 A = 0.4 mA, c'est la valeurrecommande par les constructeurs mais on est loin du courant de sortie critique (8 mA) tel que le

montre la courbe A2.

1.5.9 Courant de court circuit

C'est le courant IOS (Short circuit Output Curent) qui est fournie par une sortie normalement l'tat haut et qui t court-circuite la masse. Ce courant peut tre important et peut dtruire lecircuit si on n'y prend pas garde. Les constructeur recommandent de ne pas mettre plus d'une sortieen court-circuit par botier et pour certaines sries comme la srie LS, le court-circuit ne doit pasdurer plus d'une seconde.

1.5.10 Courant d'alimentation et puissance consomme

Le courant que fournit l'alimentation un botier est not Icc, il permet de calculer la puissanceconsomme par ce circuit. Ci le botier contient plusieurs portes et on s'intresse au courant consommpar une seule porte, il faut diviser par le nombre de portes contenues dans le botier. Pour le botier7400, la valeur typique de ICCH (sortie l'tat haut) est 4 mA ce qui fait 1mA par porte, et la valeurtypique de ICCL (sortie l'tat bas) est 12 mA soit 3 mA par porte. La puissance moyenne dissipe parune porte est donc :

10mW5V23mA1mAP =+=

Il faut remarquer que le courant consomm prsente des pics pendant les transitions de la sortie,ceci est d au fait que les transistors Q3 et Q4 vont conduire tous les deux pendant un trs courtinstant, il en rsulte une circulation de courant dans le totem-pole, elle est heureusement limite par la

R2R4

1.6K130

D3Voh

Vcc=5V

Q3

IIH

IIH

IIH

IIH

IOH

Fig. 1.8 : courant de sortie l'tat haut



14/76

rsistance R4. La consquence de ces pics de courant est une lgre augmentation de la consommationavec l'augmentation de la frquence des transitions. Ce phnomne est comme on va le voir beaucoupplus marqu chez la famille CMOS.

1.5.11 Temps de propagation

tPHLtyp = 8ns tPHLmax = 15 nstPLHtyp = 12ns tPLHmax = 22 nsle temps de propagation moyen est :

tp = 10 ns

MHznsTT

FPHLPLH

max50

20

11==

+=

1.5.12 Portes sortie collecteur ouvert (OC : Open Collector)

La figure Fig. 1.10 montre une porte sortie collecteurouvert, l'tage de sortie se rduit au transistor Q4, la partiesuprieure du totem-pole a t supprime.

Pour assurer un niveau logique 1 en sortie, il faut complterla polarisation de Q4 par une rsistance de tirage VCC(pullup resistor)

Ces portes ont l'avantage de pouvoir piloter des chargesexternes quand la tension et le courant de sortie d'une portenormale ne suffisent plus pour le faire. Sur Fig. 1.11, la

tension d'alimentation de la charge VL peut tre suprieure 5V et le courant IL peut tre plus important que le courant desortie maximum d'une porte TTL sortie totem-pole.

Une deuxime application de ces portes est lapossibilit de raliser ce qu'on appelle un ET cbl sansrecours l'utilisation d'une porte ET supplmentaire.Cette structure (Fig. 1.11) ne prsente aucun risque decirculation de courant d'une porte vers l'autre car uneporte OC ne peut que recevoir du courant en sortie. Onvrifie facilement que cette structure ralise la fonction

S= A . B car on ne peut avoir un niveau haut en S que si lesdeux transistors de sortie sont bloqus soit un niveau hautsur les deux sorties A et B.

1.5.13 Porte sortie 3 tats (tri-state)

Ces portes prsentent en plus des deux niveaux logiques

classiques dits basse impdance, un 3me tat o la sortie est haute impdance "HZ", les deux transistors du totem-pole sontbloqus. Une porte trois tats possde en plus des entres logiquesclassiques une entre supplmentaire (Fig. 1.13) qui permet de

mettre la sortie en HZ.

t PHL t PLH

Entre

Sortie

Fig. 1.9 : Temps de propagation

R1 R2

R3

4K 1.6K

1K

Q1 Q2Vi1 Vo

Vcc=5V

Vi2

Q4

D1 D2

Fig. 1.10 : Porte Nand sortie collecteur ouvert

Vcc

RL

A

B

S

VL

IL

RL

Fig. 1.11 : pullup resistor Fig. 1.12 : ET cabl

"L" HZ "H" HZ Fig. 1.13 : Portes 3 tats



15/76

Le schma de la figure Fig. 1.14 montre le principed'une porte Tri-state :

Si Vc = "L", Q5 bloqu, la porte fonctionne enporte NAND classique.

Si Vc = "H", Q5 satur, VC2 = 0.2V, La jonction

base collecteur de Q2 conduit, VB2=0.7+0.2=0.9, la jonction base metteur conduit aussi, Q2 nefonctionne pas en transistor, les deux jonctionsconduisent dans le sens direct, il en rsulte :- VB3 = 0.2 V Q3 bloqus,- VB4 = 0.2V Q3 bloqusLa sortie est donc isole, = haute impdance..

1.5.14 Porte entre Trigger de Schmit t

Ces portes prsentent deux seuils de basculementcomme le montre Fig. Fig. 1.15. Grce une structure decontre raction positive les basculements sont quasimentinstantans. Les portes trigger de Schmitt trouvent denombreuses applications comme la mise en forme dessignaux, retardateur d'impulsions, largisseurd'impulsions, oscillateurs...

1.5.14.1 Retardateur d'impulsion

R=100k

C=100nVe Vs

0.8

1.6

Calculer la dure introduite par le retardateur

Fig. 1.16 : retardateur d'impulsion

R1R2

R4

R3

4K1.6K

130

D3

1K

Q1 Q2Vi1

Vo

Vcc=5V

Q3

Vi2

Q4

D1 D2

Q5

Vc

Fig. 1.14 : Porte Nand Avec sortie 3 tats

1

2

3

4

0.4 0.8 1.2 1.6 2

Vi

Vo

Fig. 1.15 : courbe de transfert d'un trigger de schmitt

TTL



16/76

1.5.15 Variante TTL Schottky ou TTL-S

La diode Schottky est une diode jonction mtal semi-conducteur, ellea un seuil de conduction de 0.3V et un temps de commutation trs faible. Ellepossde la proprit de limiter laccumulation des porteurs de charges au

voisinage de la jonction PN. Les temps de changement dtat (passant-bloqu etbloqu-passant) sen trouvent donc fortementdiminus.

Son utilisation comme diode de dsaturationdes transistors amliore nettement lesperformances temporelles. Un transistorSchottky est un transistor sur lequel on arajout une diode Schottky en // sur la jonctionbase collecteur.

Quand le transistor tend vers la saturation,VBE=0.7V et VCE diminue vers 0.2V, ds qu'elle

atteint 0.4V, la diode Schottky conduit etfreine la saturation par un effet de contreraction ngative car, si la saturation continue,VCE diminue, donc VBE=VCE+VD diminue aussi, cequi diminue la conduction du transistor. VCEreste voisin de 0.4V, on empche ainsi letransistor de se saturer, cela vite le stockagedes charges dans la base et de ce fait, ondiminue le temps de commutation.

L'emploi des diodes et des transistors Schottky a donn naissance la srie TTL-S dont la portelmentaire est illustre sur la figure. Elle a un temps de propagation de seulement 3 ns, maisl'utilisation de rsistances de faibles valeurs porte la consommation 23 mW.

La structure (R3, R4,Q5) dite LSD (Limited Saturation device)limite le courant de base de Q6 pouren acclrer la commutation. En effet le courant qui arrive de Q2 se partage entre Q5 et Q6, en effetsi IB6 VB6 IB5 IC5 IB6 C'est une sorte de contre raction ngative.

1.5.16 Variante TTL Low Pwer Schottky ou TTL-LS

Pour rgler le problme de consommation de latechnologie TTL S, on effectue un mixage avec leprincipe de la basse consommation des TTL L. Lersultat est la technologie TTL LS qui joue "sur

les deux tableaux" de la consommation et de lavitesse. La structure correspondante estillustre sur la figure Fig. 1.18. On remarqueraune complexit accrue de la structure. Cettetechnologie restait cependant jusqu il y aencore peu de temps la TTL la plus utilise.

Notons que des versions de cette porte avecun transistor Schottky multimetteur l'entreexistent.

Cette srie amliore considrablement lescaractristiques de la srie TTL-Standard, pourun mme temps de propagation (10 ns), elle neconsomme que 2mW.

R1

R2 R6

2.8K

50

Vi1

Vo

Vcc=5V

Vi2

D2

Q4

Q5

Q1 Q2

Q3

D1

R4

R53.5k

R3

900

500 250

Q6

Fig. 1.17 : Porte Schottky 74S00

R1 R2 R3

R4

20K 8K 120

1.5k

Vi1

Vo

Vcc=5V

Vi2

D1

D2

D4

Q4

Q5

Q1

Q2

Q3

D3

R6

3k

12k

R7 4k

R5

Fig. 1.18 : Porte Nand 74LS00



17/76

La caractristique de transfert est illustre sur la figures D1 et D2 (du constructeur) et lavariation de la tension de sortie en fonction du courant de sortie est illustre sur les figures D3 et D5.

Voici les valeurs typiques des courant de la famille TTL LS :IILmax = 0.4 mA IOLmax = 8 mA Sortance = 20IIHmax = 20 A ICCHtyp = 0.8mA ICCLtyp = 2.4 mA

Remarque: IOHmax n'est en gnral pas prcis, d'aprs la courbe D5 du constructeur, On peut adopterune valeur de 25 mA pour IOHmax

1.5.17 Variantes TTL avance AS et ALS

Drives des technologies prsentes prcdemment, les technologies avances Advanced Schottkyet Advanced low power Schottky (A pour advanced) mettent en oeuvre les progrs rcent (fin desannes 80) en matire de circuits intgrs bipolaires.

1.5.18 Variante TTL-F ou TTL Fast

Dans le souci toujours plus marqu de favoriser la rapidit des composants (toujours plus vite !), latechnologie F (F pour fast) apporte sa contribution par lemploi de transistors bipolaires plus rapidesque la srie S avec une consommation 5 fois plus faible environ.

1.5.19 Performances typiques de la technologie bipolaire

74 74LS 74S 74AS 74ALS 74F 74H 74L

Tp (ns) 10 9.5 3 1.5 4 3.7 6 33Pd (mW) 10 2 19 8.5 1 5.5 22 1

IOLmax (mA) 16 8 20 8 8 20 20 3.6

IIHmax (A) 40 20 50 20 20 20 50 10

IILmax (mA) 1.6 0.4 2 0.5 0.2 0.6 2 0.18

Icch(typ, mA) 1 0.2 2.5 0.125 0.5 1.9 2.5 0.11

Iccl(typ, mA) 3 0.8 5 0.375 1.5 6.8 6.5 0.29

Fmax(Mhz) 35 40 125 200 70 125 50 3



18/76

1.5.20 Caractristiques de sortie de quelque famill e TTL

Fig. 1.19 : Tension de sortie VOH en fonction du courant de sortie IOH

Fig. 1.20 : Tension de sortie VOL en fonction du courant de sortie IOL

0

LS

S

ALS

5 10 15

1STD

AS

IOH(mA)

2

3

VOH(V)

4

LS

0 50 100 150IOL(mA)

STD

S

ALS

AS1

2

3

4

VOL(V)



19/76

1.6 LES FAMILLES CMOS (COMPLEMENTARY MOS)

La famille CMOS prsente la caractristique que chaque tage est constitu d'un MOSFET canal net d'un MOSFET canal p. Cette famille aussi est constitue de plusieurs sries :

Serie 4000 ou srie C : CMOS standard (l'anctre) AC : advanced CMOS

ACT: advanced CMOS compatible TTL HC : High-Speed CMOS Logic HCT: High-Speed CMOS Logic compatible TTL AHC : Advanced High-Speed CMOS Logic AHCT: Advances High-Speed CMOS Logic compatible TTL BCT: BiCMOS technology ABT: Advanced BiCMOS LV :Low Voltage HCMOS Technology LVC : Low Voltage CMOS ALVC :Advanced Low Voltage CMOS LVT :Low Voltage Technology

ALVT :Advanced Low Voltage Technology ALB :Advanced Low voltage BiCMOS CBTLV : Low Voltage Bus Switches (Crossbar technology)

1.6.1 Srie 4000

Nous allons commencer par tudier la srie 4000, c'est la srie qui est apparue la premire. A titred'exemple le circuit CD4011B est la rfrence du botier contenant 4 portes Nand deux entres. Lesuffixe B indique que les portes comportent un buffer en sortie, nous y reviendrons plus tard dans cedocument.

La figure Fig. 1.21 rappelle les conditions de conduction et de blocage des MOS-FET enrichissement utiliss.

D

S

BG

D

S

BG

Canal n Canal p

I D

VGB

I D

VGB

VTHVTH

VGS

VTH< OFF

V GS VTH>> ON

VGS

VTH> OFF

V GS VTH


20/76

1.6.1.3 Porte lmentaire de la famille CMOS

C'est l'inverseur reprsent sur la figure Fig. 1.22 Vi = "L" = Vss

VGS1 = - (VDD-VSS) < -3V Q1 Conducteur

VGS2 0 Q2 Bloqu

Vo = VOH = VDD

Vi = "H" = VDDVGS1 0 Q1BloquVGS2 = (VDD-VSS) > 3V Q2 Conducteur

Vo = VOL = VSS

1.6.1.4 Caractrist ique de transfert

La tension de transition des circuits CMOS est de l'ordre

de2

SSDDT

VVV

+= . Le circuit CMOS que nous venons de voir

ne possde pas un gain trs lev, par consquent, lacaractristique de transfert n'est pas trs raide dans largion de transition (Erreur ! Source du renvoiintrouvable.). Des versions "bufferises" sont disponibles,sur ces circuits, on a rajout un amplificateur (buffer) deux

tage la sortie (Fig. 1.23), l'amplification dans la rgion detransition passe de 15 (sans buffer) 2500 (avec buffer).

Si les portes sans buffer ont une caractristique detransfert non idale ce qui diminue leur immunit aubruit, elles ont l'avantage d'avoir un meilleur temps depropagation puisque constitues d'un seul tage. Un autreavantage de ces portes, est que si on les utilise enlinaire pour raliser des amplificateurs ou desoscillateurs, la faiblesse du gain se manifeste par unestabilit accrue et des signaux de sortie plus "propres."

1.6.1.5 Portes NAND et NOR

On obtient les deux portes de base NAND et NOR enconnectant les transistors MOS-FET soit en srie soit enparallle. Pour la porte NAND (fig. 3.19a), il suffit qu'uneentre soit "L" pour que la sortie soit "H" car Q1 et Q2en // 'OU'. Pour que la sortie soit "L" il faut que lesdeux entres soient "H" car Q3 et Q4 en srie 'ET'.Pour la porte NOR (fig. 3.19b), il suffit qu'une entre soit

"H" pour que la sortie soit "L" et il faut que les deux entres soit "L" pour que la sortie soit "H".

VDD

VSS

V i V o

Q1

Q2

Fig. 1.22 : Inverseur CMOS

VDD

VSS

Vi Vo

Q1

Q2

Buffer

Fig. 1.23 : Inverseur CMOS avec Buffer

Vdd

Vss

Vo

Vi

sans buffer

avec buffer

VT



21/76

VSS

Vi1

Vo

Vi2

Vi1

VDD

VDD

VSS

Vo

Q1 Q2

Q3

Q4

Q1

Q2

Q3 Q4

Vi2

Fig. 1.24 : Porte NAND CMOS Fig. 1.25 : Porte NOR CMOS

1.6.2 Porte analogique

VDD

Vsa

Q1

Q2

VeaVSS

C

VDD

VSS

14 13 12 811 10 9

1 2 3 74 5 6

Vss

Vdd

Fig. 1.26 : Porte analogique Fig. 1.27 : Botier 4016

Cet interrupteur analogique command par un signal logique n'est pas rellement un circuit logique,Je l'ai quand mme cit dans ce chapitre car je n'aurai pas l'occasion de le faire dans un autre cours.

1.6.2.1 Niveaux logiques l'entre

On a vu sur la caractristique de transfert que le seuil de basculement se situe vers la moiti de latension d'alimentation, cette valeur n'est pas tout fait exacte et le basculement peut se faire unpeut avant ou un peut aprs selon les portes et

selon la temprature de fonctionnement. Pour laporte NAND par exemple le seuil debasculement peut ne pas tre le mme si lesdeux entres sont relies ou si une entre est l'tat haut et on considre l'autre entre.

On va dfinir une zone de basculement(scurit) autour de cette tension debasculement idale, ce qui dfinit les valeurslimites des tensions d'entre VIL et VIH. Ongarantit alors que les conditions de

fonctionnement, Vi < VILmax Vo = VOH Vi > VIHmin Vo = VOL

VTVILmax VIHmin VDD

Vi

Vo

VSS

VDD

VSS

VI V I

Fig. 1.28 : Zone de basculement d'une porte CMOS



22/76

Les plages constituant le niveau bas et le niveau haut sont donnes par :

Porte sans buffer : VI = 20% de Us Porte avec buffer: VI = 30% de Us

exercice: On dispose d'une porte bufferise alimente entre VDD=+10V et VSS=5V, donner les valeurde VT , VILmax et VIHmin . Mme chose pour VDD=+7V et VSS=7V

1.6.2.2 Niveaux logiques la sortie

Pour ce qui concerne la tension de sortie, elle varie beaucoup avec la charge comme on peut le voirsur les courbes de la figure Fig. 1.29.

Dans le cas o Io est infrieur 1A (fonction normal), on a les conditions :VOLmax = VSS + 0.05V VOHmin = VDD-0.05V

Pour une valeur de Io allant jusqu' 0.5 mA, Le constructeur garantit que la DEVIATION DESORTIE reste infrieure 10%US.

VO = VDD - VOH = VOL VSS < 10%Us .

Dans le cas de charges donnant lieu des courants suprieurs 0.5 mA, il faut se rfrer auxcourbes de sorties (Fig. 1.29). Remarquons que la caractristique de sortie d'une porte CMOS n'estrien d'autre que la caractristique ID = f(VDS) d'un transistor MOS, la petite diffrence prs qu'on a

VOH = VDD-VDS.

Vdd=5v Vss=masse

1

2

3

4

1 2 543

VOL

IOL

5

mA

25 -55125

1

2

3

4

1 2 543

VOH5

IOHmA

6 7 8

-55

25125

Fig. 1.29 : Caractristique de sortie d'une porte CMOS



23/76

1.6.2.3 Imm unit au bruit

L'immunit au bruit est : Vn = VILmax - VOLmax = VI - VODans les conditions de charge normales(utilisation de circuits de la mme famille), l'immunit au

bruit est bien meilleure que celle de la TTL. On a vu que dans ces conditions, la tension de sortie estvoisine de la tension d'alimentation (dviation de 0.05V) et la tension de basculement de l'ordre deUS/2, ce qui donne une immunit au bruit peine plus faible que US/2. On peut donc garantir sans

problme une immunit au bruit de : Porte sans buffer : VN = 20% de Us Porte avec buffer: VN = 30% de UsLa diffrence par rapport la TTL est que ici, on

peut amliorer l'immunit au bruit on augmentant lavaleur de la tension d'alimentation.

1.6.2.4 Temps de propagat ion

Le temps de propagation tp en CMOS dpendfortement de la tension d'alimentation et de lacapacit de charge CL et de la temprature, comme lemontre la figure Fig. 1.30.

1.6.2.5 Consommation

La puissance statiqueconsomme est quasimentnulle, car, que la porte soit l'tat haut ou l'tat bas, un

des deux transistorsconstituant un tage estbloqu, il n'y a donc pas decourant absorb par la porte.(IDD < 4A).

Quand la tension d'entreest voisine de la moiti de latension d'alimentation, onest dans la zone detransition, les deux transistors sont conducteurs, (un est entrain de se bloquer, l'autre de sedbloquer) un courant circule alors et on dit que les circuits CMOS consomment pendant les transitions

ou ont une consommation dynamique. La figure Fig. 1.31 montre la variation du courant consomm lorsd'une transition et la variation de la consommation avec la frquence d'un botier contenant 4 portesNAND . Notons que la consommation dynamique d'une porte CMOS varie fortement avec la capacit decharge CL puisque celle ci est charge ou dcharge chaque transition.

1.6.2.6 Sortance

Si des sorties CMOS sont connectes des entres CMOS, il n'y a alors pratiquement aucunecharge de sortie en courant continue, la sortance n'est donc pas limite par cet aspect mais surtoutpar la capacit de charge qui ne doit pas dpasser 1 nF. Puisque chaque entre a une capacit max. de7.5 pF, on obtient une sortance de 133. Mais sachant que la capacit de charge agit fortement sur le

temps de propagation et sur la consommation dynamique, il est conseill de ne pas dpasser unesortance de 50.

100

t p(ns)

CL(pF)

200

100 200

T=25C

5V

10V

15V

Fig. 1.30 : Variation du temp de propagation

Us2

Vi

Idd

Vo

1k 10k 100k 1M

0.5

1

1.5

f(Hz)

P(mw)

Fig. 1.31 : Consommation dynamique d'une porte CMOS



24/76

1.6.3 Srie High speed CMOS : HC, HCT, AHC et AHCT

Les circuits sont les mme que ceux de la CMOS sauf que les transistors sont grille silicium et latechnologie de fabrication plus avance (autoalignement de source et de drain, implantation ionique)permet d'obtenir une longueur de canal et une capacit de grille plus faibles d'o une augmentation dela vitesse de commutation.

On obtient ainsi des circuits ayant les caractristiquedynamique de la TTL-LS et les avantages de la CMOS en termede consommation et d'immunit au bruit.

Ceci dit, au voisinage de la frquence maximum, (Fig. 1.32) laconsommation devient comparable celle de la TTL-LS. Cependantdans un systme numrique, seulement une fraction des portesfonctionnent la frquence d'horloge, donc un gain significatif enconsommation peut tre ralis.

L'immunit au bruit est meilleure que celle de la TTL-LS, elleest de l'ordre de 0.4V pour cette dernire alors qu'elle est del'ordre de 1V pour la HC alimente sous 5V.

Pour la sortance, ellen'est limite que par lacapacit de charge quis'accumule et peutdtriorer lesperformances dynamiques.Notons qu'une sortie HCnormale peut piloter

jusqu' 10 portes TTL-LS.Si on observe les courbesde la figure Fig. 1.33, on

remarque qu'on peut mmepiloter jusqu' 10 entres TTL standard ou 20 entrs TTL-LS.

La famille CMOS rapide est constitue de la srie HC dont l'alimentation peut aller de 2V 6V et lasrie HCT qui est compatible TTL. Les srie avances AHC et AHCT ont des performances accrues.

La rfrence commerciale des circuits HCMOS est similaire celle de la famille TTL avec laquelleles circuits sont interchangeables pin par pin. Le circuit 74HC00 ainsi que le circuit 74HCT00 ontexactement le mme brochage que le circuit 74LS00.

1.6.4 Caractristiques typiques des technologies CMOS et HCMOS

SERIE Vcc (V) VILMAX VIHMin VT Tp ns4000B 3 - 15 Vss+30%Vcc Vdd-30%Vcc Vcc/2 40 (1)

2 0.3 1.5 1.4 45HC 4.6 0.9 3.15 2.25 9

6 1.2 4.2 3 8AHC 8/5.2(3.3/5V)HCT 4.5 .. 5.5 0.8 2 1.4 11(4.5V)AHCT 5.5(5V)

3 0.9 2.1 1.5 6.25(3.3V)AC 4.5 1.35 3.15 3.25 5.25(5V)

5.5 1.65 3.85 2.75ACT 4.5 .. 5.5 0.8 2 1.4 4.75(1) CL = 100pF, Vcc=15V

f

P

TTL-LS

HC

Fig. 1.32 : Consommation de la TTL-LS

et de la HC

1

2

3

4

10 20 504030

VOH

IOH

5

1

2

3

4

VOL

IOL

5Vdd=5v

Vss=masse

mA mA

T=25C

10 20 504030 Fig. 1.33 : Tension de sortie en fonction de la charge d'une porte HCMOS



25/76

1.6.5 La Technologie BiCMOS : BCT et ABT

La technologie BCT (BiCMOS technology) combine les avantages de la technologie bipolaire et de latechnologie CMOS. L'tage d'entre est constitu essentiellement de transistor MOS et l'tage desortie de transistors bipolaires.

Grce ses performances accrues, la technologie ABT (Advanced BiCMOS) remplace la famille BCT.

Vi

Vcc

n

p

D1

Q1

inverseurd'entre

chute detension

contre

raction

Vo

Vcc

D1

R2

Q2

Q3

R1

M1

Fig. 1.34 : tage d'entre BiCMOS simplifi Fig. 1.35 : tage de sortie BiCMOS simplifi

La technologie BiCMOS regroupe les avantages de faible consommation et de fort tauxd'intgration de la technologie CMOS et de vitesse et de "driving" levs de la technologie bipolaire.Les performances typiques sont :

tp 2-3 ns ICCmax/100MHz 35 mA IOL 64 mA IOH 32 mA

1.6.5.1 Considrations sur la consommation

Il y a deux aspects de base considrer pour le calcul de la puissance consomme par un circuitlogique, la puissance statique et la puissance dynamique.

La puissance statique est calcule en utilisant la valeur du courant Icc fourni dans la fiche techniquequi correspond au courant consomm par le circuit non charg

La puissance dynamique est due la charge et ladcharge des capacits internes et des capacits decharge externes. C'est cette puissance dynamique quireprsente la majeure partie de la puissance

consomme. La figure Fig. 1.36 illustre la variation decette puissance en fonction de la frquence pour lestrois technologies.

L'utilisation des transistors bipolaires dans l'tagede sortie prsente un double avantage. Premirement, ladynamique de la tension de sortie U=VOH - VOL est plusfaible que celle de la CMOS ce qui rduit laconsommation dynamique due la capacit de charge

Wdyn = CL U2 f

Deuximement, le transistor bipolaire a la proprit de passer l'tat bloqu d'une faon plusefficace que le transistor MOS, ceci rduit le courant de fuite qui passe de Vcc la masse pendant lebasculement. La combinaison de ces deux proprits rduit la consommation de puissance en hautefrquence.

I CC

f (MHz)

(mA)180

160

140

120

20

40

60

80

100

20 40 60 80 100

advanced Bipolar

advanced CMOS

advanced BiCMOC

Fig. 1.36 : Icc en fonction de la frquence



26/76

1.6.5.2 Caractrist ique d'entre

Les circuits de la famille ABT sont conus pour tre compatibles avec la famille TTL. Le seuil debasculement en entre se situe entre 0.8V et 2 V, il est typiquement de 1.5V. L'tage d'entre estconstitu d'un inverseur CMOS (Fig. 1.34) pour rduire le courant et la capacit d'entre afin deminimiser la charge globale du Bus qui distribue les signaux tout les circuit d'un systme numrique.Avec cet tage d'entre CMOS, la tension de basculement serait de Vcc/2=2.5V, pour la ramener

1.5V, on utilise un circuit de chute de tension (D1 et Q1) pour abaisser la tension d'alimentation del'tage d'entre.

1.6.5.3 Caractrist ique de sortie

La figure Fig. 1.34 montre un schma simplifi de l'tage de sortie de la famille ABT. Sonfonctionnement et trs similaire celui de la famille TTL. Si le transistor M1 est conducteur, le courant travers R1 et M1 fait conduire Q4 et engendre un

niveau bas la sortie. En mme temps, la tension sur la base de Q2 est suffisamment faible pour quele Darlington soit bloqu.

Si M1 est bloqu, Q4 l'est aussi. Le Darlington conduit l'aide du courant de R1 et engendre unniveau haut en sortie. La rsistance R2 limite le courant de sortie IOH .

La diode D1 vite le retour du courant vers Vcc dans le cas d'applications avec mise hors tensionpartielle de sous-ensemble de circuits.

En plus de la rduction de l'excursion de la tension de sortie ce qui diminue la consommationdynamique, l'utilisation de transistors bipolaires dans l'tage de sortie augmente le "driving capability"des circuits qui peuvent ainsi fournir un courant de sortie important sans une dgradation notable de latension de sortie. La figure Fig. 1.37 donne les caractristiques de sortie pour l'tat bas et l'tathaut.

I OL(mA)806040200 100

VOL (V)

120 140

0.2

0.4

0.6

0.8

I OH (mA)

-80 -60 -40 -20 0-100

VOH (V)

1

2

3

4

5

6

Fig. 1.37 : caractristiques de sortie typiques de la famille ABT

Les valeurs typiques de IOL est de 64 mA et celle IOH est de 32 mA. Cependant d'aprs les courbesde la figure Fig. 1.37, on voit que la technologie ABT peut fournir jusqu' 80 mA pour les deuxcourants.



27/76

1.6.6 Familles Low voltage

LV :Low Voltage HCMOS TechnologyLVC : Low Voltage CMOSALVC :Advanced Low Voltage CMOSLVT :Low Voltage TechnologyALVT :Advanced Low Voltage TechnologyALB :Advanced Low voltage BiCMOSCBTLV : Low Voltage Bus Switches (Crossbar technology)

La tension de 5 V a longtemps t adopte comme standard d'alimentation des circuits logiques.Ceci a t dict par le fait que les transistors multimetteurs utiliss sur les familles bipolairesavaient une tension d'avalanche de 5.5 V. Depuis, plusieurs raisons font que la demande pour unealimentation plus faible ne cesse d'augmenter :

Pour diminuer les temps de propagation internes des circuits, les dimensions des transistors on ttrs fortement rduite grce aux nouvelles techniques de fabrication des circuits intgrs. La

tension d'alimentation de 5V produit des champs assez forts, qui la longue, fatigue les composantset augmente le risque de claquage des oxydes dans les transistor MOS.

L'utilisation des CI dans la fabrication d'quipements portables aliments sur pile ncessitel'utilisation de circuits faible consommation, celle ci peut tre rduite en diminuant la valeur de latension d'alimentation. La consommation en puissance dpend linairement de la frquence et de lacapacit de charge, et varie comme le carr de la tension d'alimentation (Wdyn CL Vcc2 f).

Une faible tension d'alimentation diminue la chaleur dissipe par le circuits ce qui facilite laconception de circuits et de systmes forte densit de composants tout en amliorant leurscurit et leur dure de vie.

Les familles HC, AHC, et AC permettaient dj l'utilisation d'une tension d'alimentation infrieure 5V (jusqu' 2V pour HC et AHC et 3 V pour AC). Mais la diminution de Vcc diminue la vitesse de cescircuit et leur driving capability. Le tableau ci-dessous illustre cette constatation.

HC245 AHC245 AC245Vcc=4.5V Vcc=2V Vcc=4.5V Vcc=3.3 V Vcc=4.5V Vcc=3.3 V

TPLH type 15 ns 40 ns 5.5 ns 8.3 ns 3.5 ns 5 nsTPHL type 26 ns 130 ns 8.5 ns 13.5 ns 7 ns 9 nsIOH max -6 mA -20 A -8 mA -4 mA -24 mA -12 mA

IOL max 6 mA 20 A 8 mA 24 mA 12 mA(TPLH type VOH spcifie jusqu')

Il tait donc ncessaire de dvelopper de nouvelles familles logiques offrant de meilleuresperformances en dpit d'une faible tension d'alimentation.



28/76

1.6.6.1 Caractrist iques typiques

Les circuits des familles LV, LVC, ALVC, LVT et ALB ont t dvelopp pour une tensiond'alimentation typique de 3.3 V. Ce sont des amliorations des familles HC, AC et ABT, elles ont doncune structure interne trs voisine.

LV LVC ALVC LVT ALB

Famille (5V)correspondante

HC AC AC BCT & ABT -

Procd CMOS 2.0 m CMOS 0.8 m CMOS 0.6 m BiCMOS 0.8m BiCMOS 0.6mVcc min 2 V 2.7 V 2.3 V 2.7 V 3.0 VInputTTL-compatible

Input accepteTTL 5V

OutputTTL-compatible

Vcc 2.7V .. 5.5V 2.7V .. 3.6V 2.3V .. 3.6V 2.3V .. 3.6V 3.0V .. 3.6VInput thresholdvoltage

Vcc/2Typ. = 1.65V

Vcc/2Typ. = 1.65V

Vcc/2Typ. = 1.65V

1.4V None

Output VOH Vcc Vcc Vcc Vcc Vi-0.2VVoltage VOL 0V 0V 0V 0V Vi+0.2VOutput IOH -8 mA -24 mA -24 mA -32 mA -25 mACurent IOL 8 mA 24 mA 24 mA 64 mA 25 mAMaximum ICCH 20 A 20 A 40 A 190 A 5.6mA/bufferStatic ICCL 20A 20 A 40 A 5 mA 5.6mA/bufferCurent ICCZ 20 A 20 A 40 A 190 A 0.8 mAPropagat. Typ. 9.0 ns 4.0 ns 2.2 ns 2.4 ns

Delay Max 14.0 ns 6.5 ns 4.0 ns 3.9 ns

Pour plus d'information voir : "Design Considerations for logic products SDYAE01" de Texas.

1.6.7 Positions compares des familles logiques

5 10 15 20 25 nsCBT

ALB

8

16

24

32

40

48

56

64

ALVC LVC AC/ACT

ACAHC

AHCTLV

AHCHC/HCT

ALVT ABTLVT BCT

74F

5V3.3V



29/76

2 CIRCUITS COMBINATOIRES USUELS

2.1 LES MULTIPLEXEURS

2.1.1 Choix d'une voie (entre) parmi N

Pour choisir une voie parmi N, il faut n entres d'adressage avec la

relation 2n N .A chaque instant la sortie S est gale (connecte) l'entre E"pointe" par le mot adresse An-1 ... A1A0.1 MXR 1/4 a 4 entres + 2 entres d'adresse1 MXR 1/8 a 8 entres + 3 entres d'adresse1 MXR 1/10 a 10 entres + 4 entres d'adresse1 MXR 1/16 a 16 entres + 4 entres d'adresse

Exemple: Multiplexeur 1 parmi 4 (1/4)Faisons la synthse d'un multiplexeur 4 entres E0, E1, E2 et E3. et 2 entres adresse A0 et A1 .L'expression logique de la sortie est :

100 AAEAAEAAEAAES 312101100 +++= (Fig. 2.2a)

Pour raliser des multiplexeurs qui ont un grand nombre d'entres, on peut utiliser de "petits"multiplexeurs monts en pyramide. (Fig. 2.2b)

E0

E1

E2

E3

S

A0A1 A 1A 0

E 0E 1E 2

E 3

E 4E 5E 6E 7

E 8E 9E 10E 11

E 12E 13

E 14E 15

A 2 A 3

S

1/4

1/4

1/4

1/4

1/4

Fig. 2.2 (a) : Multiplexeur 1 parmi 4 (b) : Multiplexeur 1 parmi 16

2.1.2 Choix d'un mot parmi N

Il s'agit d'un multiplexeur plus labor qu'on appelle slecteur de donn, qui permet de choisir un

mot de n bits parmi N mots tous de la mme taille (n bits).L aussi on va utiliser des multiplexeurs classiques monts de faon adquate.La figure Fig. 2.3 montre un slecteur qui permet de choisir un mot parmi 4 mots de 8 bits, et la

A1 An-1A0

E 0

E 1

E N-1

S

Fig. 2.1 : Multiplexeur 1 parmi N (1/N)



30/76

figure Fig. 2.4 montre un slecteur qui permet de choisir un mot parmi 8 mots de 4 bits.D'une manire gnrale, pour choisir un mot de M bits parmi N mots, il faut M multiplexeurs

permettant de choisir une entre parmi N. Chaque multiplexeur a n bits d'adresse tels que 2n N.

A 0

A 1

S 4

S 5

S6S7

S 0

S 1

S 2

S 3

A 3

A 4

D

B

B

A6

B

C

D

C

D

B

A

A 7

C

C

D

A 3

A 0

D 0

B 0

B 2

A2

1B

C 2

D 2

C 3

D 3

3B

A 1

A 3

C 0

C 1

D 1

5

4

5

6

7

4

4

5

5

6

6

7

7

MXR 1/4

0

12

3

45

6

7

Fig. 2.3 : Slecteur de donnes, 1 mot de 8 bits parmi 4 mots

A 0

A 1

S 0

S 1

S 2S 3

A 3

A 0

D 0

B 0

B 2

A 2

1B

C 2

D 2

C 3

D 3

3B

A 1

A 3

C 0

C 1

D 1

A 3

E 0

H 0

F 0

F 2

E 2

1F

G 2

H 2

G 3

H 3

3F

E 1

E 3

G 0

G 1

H 1

A 2

MXR 1/8

0

1

2

3

Fig. 2.4 : Slecteur de donnes, 1 mot de 4 bits parmi 8 mots



31/76

2.1.3 Exemple de multiplexeur du commerce

Le 74 LS 151 est un multiplexeuren technologie TTL-LS. Il permetde choisir une entrs parmi 8. Ila deux sorties, une sortienormale plus une sortie inverse.Il dispose aussi d'une entre deValidation E, E="0" multiplexeur normal, E="1" sortie ="0" l'tat des entreset des adresses

2.2 LES DEMULTIPLEXEURS

Le dmultiplexeur est lecircuit complmentairedu multiplexeur. Il a une entre et plusieurs sorties ainsi qu'un certainnombre d'entres d'adresse. La sortie "pointe" par l'adresse estconnecte l'entre. Les autres sorties peuvent tre soit l'tat bas soit l'tat haut.

2.2.1 Dmultiplexeur 1 parmi 4

On se propose de raliser un dmultiplexeur 4 sortie S3, S2, S1, S0 , une entre E et deux bitsd'adresse A0, A1. Les sorties non slectionnes sont l'tat bas.

S EA A0 1 0=

S EA A1 1 0=

S EA A2 1 0= S EA A3 1 0=

S0

S1

S2

S3

A0A1

ES0

S1

S2

S3

A0A1

E

G

S0

S1

S2

S3

A0A1

E

(a) : dmultiplexeur 1/4 (b) : dmultiplexeur 1/ 4 avec entre de

validation G(c) : dmultiplexeur 1/4 avec entres

non slectionnes = "H"

Fig. 2.8 : variantes de dmuliplexeur

E

E

E

E

E

E

E

E

15

14

13

12

11

10

9

8

S74LS151

E

E

E

E

E

E

E

E

0

1

2

3

4

5

6

7

S

A 0A 1A 2

E

E

A 3

S

Fig. 2.5 : Multiplexeur 1/16 utilisant deux 74LS151

E

E

E

E

E

E

EE

S

S

0

1

2

3

4

5

6

7

A0A1A2E

74LS151

Fig. 2.6 : MXR 1/8 du

commerce

S 0

S 1

S N

A 0A 1A n

E

Fig. 2.7 : Dmultiplexeur

A1 A0 S3 S2 S1 S00 0 0 0 0 E0 1 0 0 E 01 0 0 E 0 01 1 E 0 0 0



32/76

Le schma de Fig. 2.8b montre un dmultiplexeur avec entre de validation, G=0 toutes les sortiesont "L' l'tat de E et des adresses. G=1 Le circuit fonctionne en dmultiplexeur normal.Etudions maintenant un DMXR 1/4 dont les sorties non slectionnes sont l'tat haut. Si on rajoutedes inverseurs la sortie du DMXR de Fig. 2.8a (ce qui revient remplacer les AND par des NAND),les sorties sont slectionnes sont "H" mais la sortie slectionne est gale au complment de E, il faut

donc inverser l'entre aussi. On obtient le DMXR de la figure Fig. 2.8c

2.2.2 Les dcodeurs

Les dcodeurs sont des dmultiplexeurs particulier. La sortie slectionne est l'tat bas, lesautres sont l'tat haut. On peut utiliser le circuit de Fig. 2.8a et on relie E la masse ce qui revient supprimer cette entre et on obtient le schma de Fig. 2.9b

S 0

S 1

S 2

S 3

A 0A 1

S 0

S 1

S 2

S 3

A 0A 1 (a) (b)

Fig. 2.9 : Dcodeur

2.2.3 Exemple de dmultiplexeur du commerce

Le 74LS139 est un dcodeur dmultiplexeur 1 parmi 4. Son schma est le mme que celui de Fig.2.8c. Il peut tre utilis en dcodeur ou en dmultiplexeur. En dcodeur l'entre E est considrecomme une entre de validation, E=0 fonctionnement en dcodeur. E = 1 circuit inhib, toutes lessorties sont "H".

Le 74154 est dcodeur / dmultiplexeur 1/16 avec 4 bitsd'adresse et deux entres qui servent de validation ou d'entrelogique dans le cas d'utilisation en dmultiplexeur.Le fonctionne en dcodeur est obtenu pour G0=G1= "L".Le fonctionnement en dmultiplexeur est obtenu en prenant unedes deux entres G comme entre logique, l'autre entre tant la masse.Dans le cas G0 = G1 = "H", toutes les sorties sont "H".

S 0S 1S 2S 3S 4S 5S 6S 7S 8S 9S 10S 11S 12S 13S 14S 15

A0 A1A2A3

G0

G174154

Fig. 2.10 : Dcodeur/dmultiplexeur 1/16



33/76

2.3 LES COMPARATEURS

Les comparateurs Logiques dits aussi circuits d'identificationpermettent de tester l'galit de deux nombres. A = B S=1, A B S=0.

Deux nombre A = an...a1a0 et B = bn ... b1b0 sont gaux si tous les bits dumme poids sont gaux.Etudions un circuit de comparaison entre deux bits :ai = bi si=1, ai bi si=0.

aibi

0 1

0

1

1

10

0

Si = ai bi + ai bi

= ai

a i

b iS i

+ bi

Fig. 2.12 : coparateur 2 bits

L'expression logique de la sortie d'un comparateur de deuxmots A et B est donc :

S a b . a b ... a b0 0 1 1 n n=

Son schma est reprsent sur Fig. 2.13

2.3.1 Comparateurs du commerce

Le 74LS85 (Fig. 2.14) est un comparateur de deux motsde 4 bits A et B. il peut tester si A=B ou si AB.

Son fonctionnement est illustr dans le tableau ci-dessus :

A > B OA>B = 1, OA


34/76

Les E/S de cascadage permettent de raliser des comparateurs de mots de longueur quelconquessans l'utilisation de circuits supplmentaires (Fig. 2.15).

Le comparateur de poids faible doit avoir IA=B=1, IA>B=0, IABOABOABOABIABIABIA


35/76

2.4 LES ADDITIONNEURS

2.4.1 Additionneurs propagation de la retenue

Quand on additionne "manuellement" deux mots n bits A et B,on refait n fois l'addition des bit du mme poids en faisantattention de ne pas oublier d'inclure dans cette addition le

reste de l'addition prcdente. Donc la ralisation d'unadditionneur de deux mots revient cascader desadditionneurs 3 bits. Faisons l'tude d'un additionneurlmentaire de 3 bits.

r i-1b i a i

s ir i

r 00 01

0

1

1

1 0

0

biai

i-1 11 10

1 0

1 0

r 00 01

0

1 10

0

biai

i-1 11 10

1

0 1 0

1

s i r i

Fig. 2.17 : Additionneur lmentaire

( ) ( )

rbas

bar+bars

babarbabars

1iiii

ii1iii1ii

iiii1iiiii1ii

=

=

+++=

( )ii1iiii

1iii1iiiiii

barbar

rbarbabar

+=

++=

Pour l'expression de ri, on a fait exprs de ne pas choisir la

fonction la plus simple sur la table de Karnaugh afin d'avoir leterme aibi en commun avec l'expression de si ce qui permettraune ralisation plus conomique (Fig. 2.18).La figure Fig. 2.19 montre un additionneur 4 bits. Sur unemachine qui a des registres de 4 bits, si le bit r3 est gal 1, ilest perdu, il y a dpassement de capacit (overflow). Ce genred'additionneur est dit propagation de la retenue, car chaquetage doit "attendre" que l'tage prcdent "termine" son calculpour lui fournir le reste. Plus le nombre de bits est grand plus ledlai de calcul est important, pour cette raison ce genre decircuit n'est guerre utilis dans des applications professionnelles.

b 3 a 3

s 3r 3

b 2 a 2

s 2

r 2

b 1 a 1

s 1

r 1

b 0 a 0

s 0

r 0

re

Fig. 2.19 : additionneur de 2 mots de 4 bits

a oa 1a 2a n-1

bob1b2bn-1 +s os 1s 2s n-1

r or 1r n-2

r n-1

r i-1a ib i

r i s i Fig. 2.18 : Additionneur lmentaire



36/76


37/76


38/76

D C B A Dec a b c d e f g0 0 0 0 0 1 1 1 1 1 1 00 0 0 1 1 0 1 1 0 0 0 00 0 1 0 2 1 1 0 1 1 0 10 0 1 1 3 1 1 1 1 0 0 10 1 0 0 4 0 1 1 0 0 1 10 1 0 1 5 1 0 1 1 0 1 10 1 1 0 6 1 0 1 1 1 1 10 1 1 1 7 1 1 1 0 0 0 01 0 0 0 8 1 1 1 1 1 1 11 0 0 1 9 1 1 1 1 0 1 11 0 1 0 10 x x x x x x x1 0 1 1 11 x x x x x x x1 1 0 0 12 x x x x x x x1 1 0 1 13 x x x x x x x1 1 1 0 14 x x x x x x x

1 1 1 1 15 x x x x x x x

Tableau 2-1 : table de vrit d'une dcodeur BCD 7 segment CC

On obtient les expressionssuivantes pour les diffrentssegments ce qui donne le dcodeurreprsent sur la figure Fig. 2.25.

DCBCBBAg

BCBAACDf

CABAe

CBACACBBADd

CABc

ABBACb

CAACDBa

+++=

+++=

+=

++++=

++=

++=

+++=

Les chiffres gnrs par ce dcodeursont :

.Il parait vident que ce dcodeur nedoit tre utilis que pour des nombresd'entres < 9.On peut tendre l'utilisation de cegenre de dcodeur en affectant dessymboles (caractres) auxcombinaisons d'entre 10,11,12,13,14et 15.On peut par exemple tudier un

dcodeur BCH-7segment(Hexadcimal cod en binaires), ce

dcodeur gnrera les fontes suivantes : .

A

B

C

D

a

b

c

d

e

f

g

Fig. 2.25 : Dcodeur BCD-7segments pour afficheurs CC



39/76

Le tableau ci-dessous fournit l'tat des segments d'un afficheur AA pour les diffrentes combinaisonsd'entre.

D C D A Dec a b c d e f g0 0 0 0 0 0 0 0 0 0 0 10 0 0 1 1 1 0 0 1 1 1 1

0 0 1 0 2 0 0 1 0 0 1 00 0 1 1 3 0 0 0 0 1 1 00 1 0 0 4 1 0 0 1 1 0 00 1 0 1 5 0 1 0 0 1 0 00 1 1 0 6 0 1 0 0 0 0 00 1 1 1 7 0 0 0 1 1 1 11 0 0 0 8 0 0 0 0 0 0 01 0 0 1 9 0 0 0 0 1 0 01 0 1 0 A 0 0 0 1 0 0 01 0 1 1 B 1 1 0 0 0 0 0

1 1 0 0 C 0 1 1 0 0 0 11 1 0 1 D 1 0 0 0 0 1 01 1 1 0 E 0 1 1 0 0 0 01 1 1 1 F 0 1 1 1 0 0 0

Tableau 2-2 : table de vrit d'un dcodeur BCH-7 segment AA

DABCDCBCDBAg

DABDCBCDBADCAf

DACBADCBe

ABCDCBADCBADCBAd

BCDCDADCBAc

ABDDCBACDABCAb

DCABCDBADCBADCBAa

++=

+++=

++=

+++=

++=

+++=

+++=

2.6.1 Pilotage des afficheurs

Les LEDs on en gnral un seuil de conduction VD compris entre 1V et 1.5 V. Les courants ncessairespour produire un clairement correct dpendent des afficheurs. Des prcautions doivent tre priseslors du pilotage d'un afficheur 7 segments pour viter de dtruire les LEDs ou le dcodeur et pourgarantir un clairement correct.

2.6.2 Pilotage des afficheurs Anodecommune.

Les afficheurs anodes communes se commandent par niveaubas. La configuration de branchement est celle de la figureFig. 2.26 que ce soit avec des dcodeurs sortie deux tatsou collecteur ouvert.Dans certains cas, les dcodeurs sont conus pour que Vcdpuisse tre > la tension d'alimentation Vcc du dcodeur etque les sorties a, b, c, d, e, f et g puissent "encaisser" descourant IOL plus important que IOLmax prvus pour la familledont fait partie le dcodeur. Si Idn est le courant nominal dechaque LED et VOLn (0.2V) est la tension de sortie du

dcodeur correspondant Idn .

on adn

OLnDcd

I

VVVR

=

R R R

Vcd

Dcodeur

a

b

g

a b g

Fig. 2.26 : Pilotage d'un afficheur AC



40/76

2.6.3 Pilotage des afficheurs Cathode commune.

Les afficheurs cathode commune se commandent par niveau haut. La faon de piloter ce afficheursdiffre selon que le dcodeur a des sortie 2 tats ou des sorties collecteur ouvert. Dans le premier casc'est le schma de la figure Fig. 2.27 qui est utilis, dans le deuxime, c'est celui de la figure Fig.2.27.Pour la commandes avec des sorties 2 tats, si Idn est le courant nominal de chaque LED et VOHn est latension de sortie "H" du dcodeur correspondant Idn ,

on a RV V

I

OHn D

dn

=

, dans la majorit des cas, cette solution ne permet pas d'avoir le courant

suffisant pour obtenir un clairement correcte, on est souvent amen supprimer les rsistances R(R=0), dans tous les cas il faut faire attention ce que la puissance consomme par le dcodeur ou lescircuits qui le constituent ne dpasse pas la puissance maximum autorise.

Pour le cas de la commande par des sortie OC, RV V

I

cd D

dn

=

, l aussi il faut faire attention la

puissance, car quand les LED sont teintes, les transistors de sortie des circuits de commande

"encaissent" les courants RV V

R

cd OL= (VOL0.2V). Avec ce type de configuration, on consomme plus

quand les afficheurs sont teints que lorsqu'ils sont allums.

R

Dcodeur

a

b

g

abg

R R

R

Vcd

Dcodeur

a

b

g

abg

R R

Fig. 2.27 : Pilotage d'un afficheur CC Fig. 2.28 : Pilotage d'un afficheur CC avec dcodeur sortie OC

2.6.4 Dcodeur BCD-7 segments du commerce

AB

C

D

a

b

c

d

e

f

gLT

BI/RBO

RBI

N

AB

C

D

a

b

c

d

e

f

gBI

N

7446/47/48 7449 Fig. 2.29 : dcodeur BCD-7segments 7446/47/48



41/76

7446, 7447 pour anode communeCe sont des dcodeurs sortie collecteur ouvert commande parniveau bas, la tension Vcd d'alimentation des LED peut tresuprieure la tension d'alimentation Vcc=5v du dcodeur. Le

brochage est reprsent sur la figure Fig. 2.29 .

7448 pour cathode communeC'est un dcodeur sortie 2 tats commande par niveau haut. Il est

conu pour attaquer directement les LEDs de l'afficheur sans rsistancesextrieures supplmentaires. L'tage de sortie (Fig. 2.30) est dot d'unersistance de 2K. Ceci en fait un dcodeur facile utiliser mais le courantde sortie de l'ordre de 2 mA reste assez faible et l'clairement obtenu surla majorit des afficheurs est insuffisant.Le brochage est le mme que celui du 7446/47 (Fig. 2.29).Les broche LT, RBI et BI/RBO fonctionnent de la mme faon sur lesdcodeur 7446,7447 et 7448 :

L'entre LT permet de tester les LEDs de l'afficheur en les allumant tous. L'entre RBI permet d'teindre l'afficheur quand son contenu est gal zro, ceci dans le but de

ne pas afficher les zros de gauche d'un nombre plusieurs digits. 00012458 12458RBI 0 N 0 , il est affich et RBO = 1

N = 0, l'afficheur est teint et RBO passe 01 Le nombre d'entre est affich, y compris le zro, RBO = 1.

La broche BI/RBO peut fonctionner soit en entre BI (Blanking input) soit en sortie RBO

Le schma de la figure Fig. 2.31 montre comment connecter les dcodeurs pour que les zros degauche ne soient pas affichs.

ABCD

abcdefg

LT

RBORBI

ABCD

abcdefg

LT

RBORBI

ABCD

abcdefg

LT

RBORBI

ABCD

abcdefg

LT

RBORBI

Fig. 2.31 : Configuration permettant d'effacer les zros de gauche avec les dcodeur 7446/47/48 7449C'est un dcodeur (14 broches) sortie collecteur ouvert commande parniveau haut. L'alimentation Vcd des lampes doit tre gale l'alimentation Vccdu dcodeur. L'entre BI permet quand elle est "L" d'teindre l'afficheur l'tat des entres.IOLmax = 8 mA (trop faible)

TYPE

7446A

74L46

7447A

74L47

Vcd

74LS47

30V

30V

15V

15V

15V

320 mW

133 mW

320 mW

133mW

35 mW

Pd

sortie

Vcc

2K

Fig. 2.30 : tage de sortie

d'un 7448

A

B

C

D

a

b

Documents

electroniquenumerique