MULTISIM Prise en main et réalisation de quelques circuits de base

FACULTE DES SCIENCES ET TECHNIQUE TANGER

MULTISIMPrise en main et ralisation de quelques circuits de baseRalis par Mohamed HOUSNI Noufou DAKUYO Encadr par Pr Mohamed JBILOU 01/05/2011

MULTISIM est un logiciel de conception et de simulation lectronique, nous verrons dans ce document comment sen servir pour crer des additionneurs, soustracteurs, transcodeurs, multiplexeurs, et dmultiplexeur , etc: circuits de base de llectronique numrique.

1

SOMMAIREIntroduction ....................................................................................................................................................................4 Interface .......................................................................................................................................................................4 Prise en main de MULTISIM.................................................................................................................................4 Demi-additionneur .......................................................................................................................................................5 Table de vrit et quations.................................................................................................................................5 Cration dun bloc demi-additionneur ............................................................................................................5 Additionneur complet .................................................................................................................................................6 Cration dun additionneur partir de deux demi-additionneurs ......................................................6 Manipulation ..............................................................................................................................................................6 Additionneur 4 bits retenue propage .............................................................................................................7 Manipulation ..............................................................................................................................................................7 Schma ..........................................................................................................................................................................7 Demi-soustracteur ........................................................................................................................................................8 Table de vrit et quations.................................................................................................................................8 Cration dun bloc demi-soustracteur .............................................................................................................8 Schma ..........................................................................................................................................................................8 Soustracteur complet ..................................................................................................................................................9 Cration dun soustracteur partir de deux demi-soustracteur ..........................................................9 Schma ..........................................................................................................................................................................9 Soustracteur 4 bits retenue propage...............................................................................................................9 Manipulation ........................................................................................................................................................... 10 Additionneur 4 bits retenue anticipe ........................................................................................................... 10 Calcul de la retenue anticipe .......................................................................................................................... 10 Schma ....................................................................................................................................................................... 11 Additionneur soustracteur 4 bits retenue anticipe ................................................................................ 12 Utilisation dun additionneur comme soustracteur ................................................................................ 12 Schma ....................................................................................................................................................................... 12 Transcodeurs DCB-DCB exc3 et DCB exc3-DCB ............................................................................................ 12 manipulation ........................................................................................................................................................... 13 Schma ....................................................................................................................................................................... 13 DEMULTIPLEXEUR A 2 SORTIES ......................................................................................................................... 13 schma ....................................................................................................................................................................... 14 Transcodeur binaire naturel vers Gray............................................................................................................. 14 Transcodeurs Gray vers binaire naturel........................................................................................................... 14 Convertisseur binaire vers DCB ........................................................................................................................... 15 Dmultiplexeur a 4 sorties ..................................................................................................................................... 16 Schma ....................................................................................................................................................................... 16 Multiplexeur a 2 entres ......................................................................................................................................... 16

2

Schma ....................................................................................................................................................................... 16 Multiplexeur 4 entres ......................................................................................................................................... 16 Schma ....................................................................................................................................................................... 17 Dcodeurs DCB vers Octal, dcimal et hexadcimal .................................................................................... 17 DCB vers Octal ........................................................................................................................................................ 17 Codeurs octal, decimal, hexadecimal vers dcb ............................................................................................... 18 Comparateur 4 bits .................................................................................................................................................... 19 Comparateur 4 bits rcursif................................................................................................................................... 20 Additionneur BCD ...................................................................................................................................................... 21 COMPTEUR MODULO 8 .......................................................................................................................................... 23 decompteur modulo 8 .............................................................................................................................................. 24 COMPTEUR MODULO 6 ........................................................................................................................................... 25 COMPTEUR MODULO 10......................................................................................................................................... 26 COMPTEUR MODULO 60......................................................................................................................................... 27 COMPTEUR MODULO 24......................................................................................................................................... 27 HORLOGE NUMERIQUE ........................................................................................................................................... 28 Registre dcalage .................................................................................................................................................... 29 Entree srie sortie parallle .............................................................................................................................. 29 ENTREE parallele sortie serie .......................................................................................................................... 29 Conclusion ..................................................................................................................................................................... 29

3

INTRODUCTIONMULTISIM est un logiciel de conception et de simulation lectronique, nous verrons dans ce document comment sen servir pour crer des additionneurs, soustracteurs, transcodeurs, multiplexeurs, et dmultiplexeur dcodeurs et codeurs : circuits de base de llectronique dmultiplexeur, numrique.INTERFACE

PRISE EN MAIN DE MULTISIM

Alt+p+n: Alt+p+h : F5 : F6 : F8 : F9: Alt+v+f: Alt+v+g : Ctrl+s: Alt+p+m : Ctrl+s:

crer un nouveau bloc ouvrir un bloc simuler pause simulation zoom in zoom out plein cran montrer/cacher la grille enregistrer placer un commentaire enregistrer

4

DEMI-ADDITIONNEURUn demi-additionneur est un circuit possdant deux entres A et B et deux sorties C et D. D est le rsultat de laddition, et C est la retenue.TABLE DE VERITE ET EQUATIONS

A 0 0 1 1 = + . = . =

B 0 1 0 1

D 0 1 1 0

C 0 0 0 1 Une porte XOR

Une porte AND

CREATION DUN BLOC DEMI-ADDITIONNEUR

On commence par crer un bloc hirarchique ( alt+p+n), on lui attribut un nom (halfadder), le nombre dentres (2) et le nombre de sorties (2).

Ok, le bloc apparait, on remplace IO1=A, IO2=B, IO3=D et IO4=C:

Double cliquer dessus, cliquer sur

, une nouvelle fentre apparait, insrer

une porte XOR et une porte AND . Raccorder les entres de la porte XOR celles de la porte AND, ainsi quaux entres A et B du bloc, raccorder la sortie de XOR D et la sortie de AND C de la manire suivante :

5

Enregistrer, le bloc est ainsi cr, vous pouvez dsormais linsrer dans un circuit (alt+p+h).

ADDITIONNEUR COMPLETUn additionneur complet possde en plus des entres A et B une entre Cp reprsentant la retenue du bloc prcdent soit 3 entres, et gnre deux sortie D le rsultat et C la retenue.CREATION DUN ADDITIONNEUR A PARTIR DE DEUX DEMI-ADDITIONNEURS

D vaut 1 si une entre est 1 les deux autres 0, ou bien les trois entre soient 1. C vaut 1 si au moins deux entres sont 1. On peut raliser directement un additionneur complet partir de deux demiadditionneurs (D.A), en effet :. .

=( ). .

=

.

+ ( ).

1 porte OR

MANIPULATION

Crer un bloc hirarchique ( alt+p+n), on lui attribut un nom (fulladder), le nombre dentres (3) et le nombre de sorties (2).

Double cliquer dessus, cliquer sur , une nouvelle fentre apparait, insrer deux bloc demi-additionneurs (alt+p+h), et une porte OR. Raccorder le D du 1er D.A lentre A du 2me D.A, raccorder les C des deux D.A aux entres de la porte OR, de la manire suivante :

Enregistrer, le bloc est ainsi cr, vous pouvez dsormais linsrer dans un circuit (alt+p+h).

6

ADDITIONNEUR 4 BITS A RETENUE PROPAGEEUn additionneur 4 bits permet de calculer la somme de deux nombre binaire de 4 bits, =( ) et = ( ). Ainsi, il possde 8 entres et 5 sorties dont une reprsente la retenue C, les 4 restantes reprsentent le rsultat = ( ). On peut raliser directement un additionneur 4 bits partir de 4 additionneurs complets (A.C), en effet, le 1er A.C aura pour entres A=A0 et B=B0 et Cp=0, et pour sorties S0 et une retenue intermdiaire C0 qui sera affect lA.C suivant, ainsi de suite, le 4me A.C va donc gnrer S3 et la retenue finale C.MANIPULATION

Crer un nouveau bloc (alt+p+n) , 8 entres, 5 sorties.

SCHEMA

Double cliquer dessus, insrer 4 A.C (alt+p+h), relier lentre Cp du 1er A.C la masse, relier sa retenue lentre Cp du 2me A.C, relier la retenue du 2me A.C lentre Cp du 3me A.C, et la retenue du 3me A.C lentre Cp du 4me A.C. Raccorder ensuite les entres A et B de chaque bloc avec les entres correspondantes Ai et Bi.

7

DEMI-SOUSTRACTEURUn demi-soustracteur est un circuit possdant deux entres A et B et deux sorties C et D. D est le rsultat de laddition, et C est la retenue.

TABLE DE VERITE ET EQUATIONS

A 0 0 1 1 = = .

B 0 1 0 1

D 0 1 1 0

C 0 1 0 0

1 porte XOR

1 porte NOT et 1 porte AND

CREATION DUN BLOC DEMI-SOUSTRACTEUR

De mme, crer un bloc, et double cliquer dessus :

SCHEMA

Insrer les composants et raccorder les de la manire suivante :

Enregistrer.

8

SOUSTRACTEUR COMPLETUn soustracteur complet possde en plus des entres A et B une entre Cp reprsentant la retenue du bloc prcdent soit 3 entres, et gnre deux sortie D le rsultat et C la retenue.CREATION DUN SOUSTRACTEUR A PARTIR DE DEUX DEMI-SOUSTRACTEUR

C 0 0 0 0 1 1 1 1

A 0 0 1 1 0 0 1 1

B 0 1 0 1 0 1 0 1

D 0 1 1 0 1 0 0 1

C 0 1 0 0 1 1 0 1

Table de vrit

On peut raliser directement un soustracteur complet partir de deux demi-soustrateur (D.S), en effet :. .

=( ). .

=

.

+ ( ).

1 porte OR

Crer un bloc 3 entres 2 sorties, et double cliquer dessus :

SCHEMA

Enregistrer.

SOUSTRACTEUR 4 BITS A RETENUE PROPAGEEUn soustracteur 4 bits permet de calculer la diffrence de deux nombre binaire de 4 bits, =( ) et = ( ). Ainsi, il possde 8 entres et 5 sorties dont une reprsente la retenue C, les 4 restantes reprsentent le rsultat = ( ). On peut raliser directement un soustracteur 4 bits partir de 4 soustracteurs complets (S.C), en effet, le 1er S.C aura pour entres A=A0 et B=B0 et Cp=0, et pour sorties S0 et une retenue intermdiaire C0 qui sera affect lS.C suivant, ainsi de suite, le 4me S.C va donc gnrer S3 et la retenue finale C.

9

MANIPULATION

Crer un bloc avec 8 entres et 5 sorties :

Double cliquer dessus, ajouter 4 soustracteurs complets, et raccorder les de la manire suivante :

Enregistrer.

ADDITIONNEUR 4 BITS A RETENUE ANTICIPEELadditionneur et le soustracteur 4 bits retenue propage prsente un temps de propagation important pour le calcul de la retenue, ce qui peut rendre la machine trs lente, alors on opte pour une solution retenue anticipe.CALCUL DE LA RETENUE ANTICIPEE

Le calcul de la retenue anticipe se fait laide de deux quantit Pi (pour retenue propage), Gi (pour retenue gnre), elles sont donnes par : Pi=Ai+Bi La retenue Ci+1 est donc donne par : Ci+1= Gi+ PiCi Pour un additionneur 4bits, la retenue anticipe est donne par : C=G3+P3G2+P3P2G1+P3P2P1G0 sachant que C0=0 Commencer par crer qui calcule Si, Pi, et Gi Gi=AiBi

10

C A B

S G P

Double cliquer dessus, ajouter les composants, et raccorder les de la manire suivante :C A B S G P

Ensuite on cre un nouveau bloc, 8 entres et 5 sortiesA0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C

Intgrer dessus les composants ncessaires au calcul de C, et raccorder les de la manire suivante :SCHEMA

A0 A1 A2 A3 B0 B1 B2 B3

C A B

S G P

S0C A B S G P

S1 S2 S3

C A B

S G P

C

C A B

S G P

Enregistrer.

11

ADDITIONNEUR SOUSTRACTEUR 4 BITS A RETENUE ANTICIPEEUn additionneur soustracteur 4 bits retenue anticipe permet de faire soit laddition ou bien la soustraction de deux nombres binaire de 4 bits, selon la commande opration : si O=0 addition, si O=1 soustraction).UTILISATION DUN ADDITIONNEUR COMME SOUSTRACTEUR

Sachant que : = +( 2 )= + +1

Soit O lentre correspondante au choix de lopration (O=1 soustraction, O=0 addition). Crer un bloc 9 entres et 5 sorties, utiliser le schma prcdent de ladditionneur 4 bits retenue anticipe, lentre C du premier bloc est reli avec lentre opration, et les B sont asservis par lentre O de telle faon quils soient inverss si O=1, soit BO.O

A0 A1 A2 A3 B0 B1 B2 B3

S0 S1 S2 S3 C

Cliquer dessus deux fois, cliquer sur EDIT HB/SC et complter le schma comme cidessous :SCHEMA

O A0 A1 A2 A3 B0 B1 B2 B3C A B S G P C A B S G P C A B S G P

S0 S1 S2 S3 C

C A B

S G P

TRANSCODEURS DCB-DCB EXC3 ET DCB EXC3-DCB

12

Un transcodeur DCB DCB exc3 permet de correspondre un chiffre dcimale compris entre 0 et 9 un quivalent incrment de 3. Un transcodeur DCB exc3 DCB permet de correspondre un chiffre dcimale compris entre 3 et 12 un quivalent dcrment de 3, soit le tableau suivant :

(DCB)10 (DCB)2 (DCB exc3)10 (DCB exc3)2 0 0000 3 0011 1 0001 4 0100 2 0010 5 0101 3 0011 6 0110 4 0100 7 0111 5 0101 8 1000 6 0110 9 1001 7 0111 10 1010 8 1000 11 1011 9 1001 12 1100 Table de conversion (A3A2A1A0)DCB=( A3A2A1A0+0011)DCB exc3 On peut raliser ces transcodeurs partir dun additionneur soustracteur, en effet, le (B3B2B1B0) tant fix (0011), si O=0 il sagit dun transcodeur DCB DCB exc3, sinon cest un transcodeur DCB exc3 DCB.MANIPULATION

Crer un bloc 5 entres dont une est lopration O, et 4 sorties:O A0 A1 A2 A3 S0 S1 S2 S3

Double cliquer dessus, intgrer dedans un bloc additionneur soustracteur, et raccorder le comme indiqu ci dessous:SCHEMAOO

S0 S1S0 S1 S2 S3 C

A0 A1 A2 A3A0 A1 A2 A3 B0 B1 B2 B3

S2 S3

DEMULTIPLEXEUR A 2 SORTIES

13

Un dmultiplexeur permet de choisir la sortie activer en fonction de son adresse, ainsi, pour 2 sorties, le bus adresse comporte un seul bit qui valant 0, active la premire sortie et valant 1 active la deuxime. Crer un bloc 2 entres, une la donne D, lautre ladresse A, et 2 sorties S0, S1 :D A S0 S1

Avec 0 = .

et

1= .

Double cliquer dessus, et complter le schma de la manire suivante :SCHEMAD A S0 S1

TRANSCODEUR BINAIRE NATUREL VERS GRAYSoit N=(A3A2A1A0) son quivalent en code Gray S= N=(S3S2S1S0) est donn par : S= 2NN 2

Ainsi : 0 = 0 1, 1 = 1 2, 2 = 2 3, 3 = 3 Crer un bloc 4 entres et 4 sorties :A0 A1 A2 A3 S0 S1 S2 S3

Y insrer le circuit comme suit :A0 A1 A2 A3 S0 S1 S2 S3

TRANSCODEURS GRAY VERS BINAIRE NATURELCe transcodeur fait lopration inverse, du transcodeur prcdent, en utilisant des simplifications par tableaux de Karnaugh, on trouve les quations suivantes : A0=S0S1S2S3, A1= S1S2S3, A2= S2S3, A3=S3

14

Crer un bloc 4 entres et 4 sorties :S0 S1 S2 S3 A0 A1 A2 A3

Y insrer le circuit suivant :S0 S1 S2 S3 A1 A0

A2

A3

CONVERTISSEUR BINAIRE VERS DCBSachant que C est la retenue de ladition A+6, si le C=0 lafficheur des units va afficher A, et celui des dizaine va afficher 0, si C=1, lafficheur des units va afficher (A-10) et celui des dizianes va afficher 1.

15

DEMULTIPLEXEUR A 4 SORTIESCrer un bloc 3 entres (a partir du prcdent 2 entres),A,B et D avec A et B pour les lignes dadressage et D la donne.D A B S0 S1 S2 S3

Double cliquer pour inserer 3 exemplaires de demultiplexeur a 2 sorties.On a :SCHEMAD A BD A S0 S1 D A S0 S1

S0D A S0 S1

S1 S2 S3

Enregistrer.

MULTIPLEXEUR A 2 ENTREESLe multiplexeur possde 2n entres, n lignes dadressage et une seule sortie.On va donc crer un bloc a 3 entres D1 et D2(pour les donnes) et A pour la ladresse, et une sortie S :A D1 D2 S

Double cliquer et on y insre le circuit suivant :

SCHEMAA D1 D2 S

MULTIPLEXEUR A 4 ENTREESLe multiplexeur 4 entres est obtenu en utilisant trois du multiplexeur 3 entres cidessus. Crer un bloc 6 entres et une sortie. On a :A B X0 X1 X2 X3 S

16

On y insre le circuit suivant :SCHEMAA B X0 X1 X2 X3A D1 D2 S A D1 D2 S

SA D1 D2 S

DECODEURS DCB VERS OCTAL, DECIMAL ET HEXADECIMALUn dcodeur, est un circuit qui permet dactiver une seule sortie en fonction de lentre.DCB VERS OCTAL

D 0 0 0 0 0 0 0 0

C 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

A L0 L1 L2 L3 L4 L5 L6 L7 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1Table de vrit

L0=

, L1=A

, etc

Raliser un bloc 4 entres et 8 sorties, comme suit :A B C L0 L1 L2 L3 L4 L5 L6 L7

Et on y insre le schma suivant :

17

L0

A

L1

L2 B L3 C L4

L5

L6

L7

De la mme faon, crer les dcodeurs DCB-dcimal, DCB-hexadcimal, avec 10 sorties pour le premier, et 16 pour le deuxime.

CODEURS OCTAL, DECIMAL, HEXADECIMAL VERS DCBLe codeur fait lopration inverse du dcodeur. L0 L1 L2 L3 L4 L5 L6 L7 D 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0Table de vrit

C 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1

A=L1+L3+L5+L7, B=L2+L3+L6+L7 etc Crer un bloc 8 entres et 4 sorties :L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 A B C D

Et on y insre le schma suivant :

18

L0 L1 L2 L3 L4 L5 L6 L7

A B C D

De la mme faon, crer les autres codeurs.

COMPARATEUR 4 BITSSoient A=(A3A2A1A0) et B=(B3B2B1B0) deux nombres binaires 4 bits, et soient les fonctions suivantes : Veg=A=B, Vinf=AB, on montre que : Veg = A3 B3. A2 B2. A1 B1. A0 B0 Vinf= 3B3+ A3 B3. A2B2 + A3 B3. A2 B2. A1B1 + A3 B3. A2 B2. A1 B1. A0B0 Vsup= 3A3+ A3 B3. B2A2 + A3 B3. A2 B2. B1A1 + A3 B3. A2 B2. A1 B1. B0A0 Crer un bloc 8 entres et 3 sorties:A0 A1 A2 A3 B0 B1 B2 B3 Vinf Vsup Veg

Y insrer le circuit suivant (voir la page suivante) :

19

A0 A1 A2 A3 B0 B1 B2 B3 Vsup Vinf Veg

COMPARATEUR 4 BITS RECURSIFComparer

Ai 0 0 1 1 0 0 1 1 0 0 1 1

Bi 0 1 0 1 0 1 0 1 0 1 0 1

Pinf 0 0 0 0 1 1 1 1 0 0 0 0

Psup Peg Vinf 0 1 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 1 0 0 Table de vrit

Vsup 0 0 1 0 0 0 0 0 1 1 1 1

Veg 1 0 0 1 0 0 0 0 0 0 0 0

On a les quations suivantes : Vinf=(( . . ). ), Vsup=(a.b .Peg).( ), Veg=(( . . ). ( . . ))

Crer un bloc 5 entres et 3 sorties:

20

a b Pinf Psup Peg

Vinf Vsup Veg

On y intgre le circuit suivant :a b Pinf Psup Peg Veg

Vinf

Vsup

ADDITIONNEUR BCDPour deux chiffres DCB A et B la somme A+B va de 0 18, avec une retebue dentre on peut aller de 0 19. On note Z et rs, la sortie et la retenue dun additionneur 4 bits en binaire naturel. S et rb la sortie et la retenue de ladditionneur BCD. A+B 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 Z rs S rb 0 0 0 0 1 0 1 0 2 0 2 0 3 0 3 0 4 0 4 0 5 0 5 0 6 0 6 0 7 0 7 0 8 0 8 0 9 0 9 0 10 0 0 1 11 0 1 1 12 0 2 1 13 0 3 1 14 0 4 1 15 0 5 1 0 1 6 1 1 1 7 1 2 1 8 1 3 1 9 1

21

On montre que : rb=NAND3( ,NAND(Z3,Z2),NAND(Z3,Z1))

Crer un bloc 8 entres et 5 sortie comme suit :X0 X1 X2 X3 Y0 Y1 Y2 Y3 Z0 Z1 Z2 Z3 rs

On y intgre le circuit suivant :

A B Cp

D C

A0 A1 A2 A3 B0 B1 B2 B3A B Cp D C A B Cp D C A B Cp D C

S0 S1 S2 S3 C

Pour la ralisation de ladditionneur BCD on cr un nouveau bloc de 8 entres et 4 sorties ,A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3

On y insre deux des additionneurs ci-dessus comme suit.

22

S0 S1 A0 A1 A2 A3 B0 B1 B2 B3 IO13A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C

S2 S3

COMPTEUR MODULO 8On ralise le compteur modulo 8 partir de 3 bascules J-K quon relie de la manire suivante :G T A B C D

SET J CLK K RESET ~Q Q J CLK K

SET Q J CLK ~Q RESET K

SET Q

~Q RESET

Ce qui donne les chronogrammes suivants :

23

DECOMPTEUR MODULO 8On ralise le dcompteur modulo 8 de la mme faon en prenant cette fois les sorties complmentaires des bascules. Voir la figure ci-dessous :G T A B C D



SET Q

~Q RESET


24

COMPTEUR MODULO 6Les bascules dont la sortie est gale 1 doivent tre RESETer la valeur correspondant 6 soit 110. Ce compteur est ralis partir 3 bascules J-K qui sont branchs comme suit :G T A B C D



SET Q

~Q RESET


25

COMPTEUR MODULO 10De la mme faon la valeur 10=1010 les bascules sont RESETes. Voir le schma suivant :G T A B C D




SET Q

~Q RESET


26

COMPTEUR MODULO 60On utilise un compteur modulo 10 et un compteur modulo 6, quon raccorde de la faon suivante :

SET SET J CLK K RESET ~Q Q J CLK K RESET ~Q SET Q J CLK K RESET ~Q SET Q J CLK K RESET ~Q SET Q J CLK K RESET ~Q Q J CLK K




SET Q

~Q RESET

COMPTEUR MODULO 24On utilise un compteur modulo 4 et un compteur modulo 3, quon raccorde de la faon suivante :




SET Q

~Q RESET

27

HORLOGE NUMERIQUEOn ralise lhorloge numrique partir de deux compteurs modulo 60 et un compteur modulo 24, quon relie comme suit :




SET Q

~Q RESET




SET Q

~Q RESET




SET Q

~Q RESET

01 :02 :44

28

REGISTRE A DECALAGEENTREE SERIE SORTIE PARALLELE

SET D CLK Q ~Q D

SET Q ~Q D

SET Q ~Q D

SET Q ~Q

CLK

CLK

CLK

RESET

RESET

RESET

RESET

ENTREE PARALLELE SORTIE SERIE

SET D CLK Q ~Q D

SET Q ~Q D

SET Q ~Q D

SET Q ~Q

CLK

CLK

CLK

RESET

RESET

RESET

RESET

CONCLUSIONPartis dun logiciel (MULTISIM) qui nous tait totalement inconnu ces diffrents Travaux pratiques avec ce logiciel nous ont permis de concevoir des circuits de base de llctronique numrique. A partir de ces circuits de base nous avons pu concevoir des circuits complexes et qui peuvent tre utilis pour concevoir dautres circuits bien plus complexes.

29

Documents

MULTISIM Prise en main et réalisation de quelques circuits de base