TP2_AL_ECHCHEIKH_

5/10/2018 TP2_AL_ECHCHEIKH_ - slidepdf.com

http://slidepdf.com/reader/full/tp2alechcheikh 1/9

1

UNIVERSITE de BRETAGNE du SUD ECOLE NATIONALE SUPERIEURE des INGENIEURS de BRETAGNE du SUD

Compte Rendu : Travaux Pratique d’électronique numérique n°2

Logique séquentielle

Réalisé par Encadré par

AL ECHCHEIKH EL ALOUI Adnane Mr Eustache Yvan Année Universitaire 2010/2011



2

Introduction La logique séquentielle est un type de logique dont les résultats ne dépendent pas seulement

des données actuellement traitées mais aussi des données traitées précédemment. Elle s'oppose à

la logique combinatoire, dont les résultats sont fonction et seulement fonction des données

actuellement traitées. En d'autres termes, la logique séquentielle utilise la notion de mémoire de

stockage (bascules, registres, etc.).L'élément de base de la logique séquentielle est la bascule.

Les bascules logiques sont les éléments les plus simples qui constituent les mémoires. Les

mémoires sont réalisées par des opérateurs logiques qui peuvent stocker une information jusqu’à ce

que cette information soit effacée par une autre information. L’opération de stockage d’information

s’appelle "SET" (Mise à un) l’opération d’effacement s’appelle "RESET" (Mise à zéro).

I. Simulation Exercice 1 : 1) Bascule RS à l’aide de porte NAND

Bascule R.S. (Reset Set)

Câblage logique Table de vérité

Simulation avec SPICE:

RS à l’aide de porte NAND



3

2) Latch D à l’aide de porte NAND

La Latch D ne possède qu'une seule entrée. Elle sert à maintenir la valeur qui lui a été donnée

comme entrée jusqu'à ce que l'entrée change. Dans le type de bascule D à synchronisation sur un

front montant, la sortie Q prend la valeur de l'entrée D quand le signal d'horloge est à un. Il ne peut y

avoir mémorisation de D que lorsque H est passé par 0.

Câblage logique Table de vérité

Simulation avec SPICE:

Latch D à l’aide de porte NAND



4

3) Registre D à l’aide de porte NAND

Simulation avec SPICE

Exercice 2 : On cherche à concevoir un système synchrone utilisant 3 bascules JK pour générer la

séquence de sortie : 000001011110100000… a. Bascule

JK

à

partir

d’une

bascule

D

J K Q D

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0



5

b. Bascule D à partir d’une bascule JK





6

c. Le générateur avec des bascules JK

Q2 Q1 Q0 (n) J2 K2 J1 K1 J0 K0 Q2 Q1 Q0 (n+1)

000 0X 0X 1X 001

001 0X 1X X0 011

011 1X X0 X1 110

110 X0 X1 0X 100

100 X1 0X 0X 000

Tableaux de Karnaught.

J2 Q1Q0 00 01 11 10

/Q2 0 X 0 0 X

Q2 1 X X X 1

J2= (Q2Q1 /Q0) K2=/Q2Q1

J1 Q1Q0 00 01 11 10

/Q2 0 0 0 1

Q2 1 X X

J1= /Q2Q1Q0 K1= /Q1/Q0

J0 Q1Q0 00 01 11 10

/Q2 0 0 1 X

Q2 1 0 X

J0= /Q2Q0 K0= Q2Q1/Q0

K2 Q1Q0 00 01 11 10

/Q2 0 1 X X

Q2 1 0 X

K1 Q1Q0 00 01 11 10

/Q2 0 X X X

Q2 1 1 0

K0 Q1Q0 00 01 11 10

/Q2 0 X X 0

Q2 1 X 1



7

Q2

Q3

J7

C9

K6

S

5

R

4

U2:A

10135

U3

AND

& 9

1

2

8

U7:A

4073

& 9

1

2

8

U4:A

4073

U5

AND

U8

AND

& 6

3

4

5

U4:B

4073

U1:A(C)

J6

Q1

CLK3

K5

Q2

S

7

R

4

U6:A

4027

Q2

Q3

J7

C9

K6

S

5

R

4

U1:A

10135

Q2

Q1

Q0

d. Le générateur avec des bascules D

A B C D0 D1 D2

0 0 0 0 0 1

0 0 1 0 1 1

0 1 1 1 1 0

1 1 0 1 0 0

1 0 0 0 0 0

D1=C et D2=A./B et D0=B



8

D5

Q1

CLK3

Q2

R

4

S

6U1:A

4013

D9

Q13

CLK11

Q12

R

1 0

S

8U1:B

4013

D5

Q1

CLK3

Q2

R

4

S

6U2:A

4013

U3

AND

3 2

U4:A

4009

5 4

U4:B

4009

Q0V=SLO Q1

V=SLOQ2V=SHI

Exercice 3 : a/- Saisie du schéma A :

Le schéma A comprend : un additionneur 6 bit, une porte AND et une horloge.

b/- Saisie du schéma B :

Il faut mettre un deuxième étage A de 6bits en série avec le premier puis on relie les deux avec des

portes AND.



9

II. Expérimentation

Connection Diagra Function Tabl

Recommended Operating

Condition

Nous devons réaliser la conception et le test : a. Bascule RS à l’aide de porte NAND (74LS00)

b. Latch D à l’aide de porte NAND (74LS00)

c. Registre D à l’aide de porte NAND (74LS00)

Le mode de branchement est celui décrit dans les figures ci‐dessus.

Par exemple Une bascule RS

On met le port 14 sur la tension d’alimentation (ici 5V), le port 7 sur la masse (GND). Et on travaille

avec 2 portes logiques. Ici nous avons utilisé les 2 premiers de gauche.

Pour tester le fonctionnement on effectue le câblage de la bascule RS décrit en Exercice 1 de la

simulation. On branche un LED à la sortie Q Et on vient vérifier notre table de vérité.

On constate :

Si Reset et le Set sont tous les 2 à 0 : un état indéterminé.

Si le reset et le Set sont tous les 2 à 1 : un état précédent.

Si Reset=0 et Set=1 : on a une mise à 1 et si Reset =1 et Set=0: on a une mise à 0

Conclusion : la bascule RS permet une mémorisation d’une information sur l’état de 2 entrés

Documents

TP2_AL_ECHCHEIKH_