9
 Notes sur l'utilisation du simulateur NC VHDL sous l'environnement CADENCE Version 4.0  N.Nolhier Université Paul Sabatier Novembre 2000

TPV4

Embed Size (px)

DESCRIPTION

TP Vhdl

Citation preview

  • Notes sur l'utilisation du simulateur NC VHDLsous l'environnement CADENCE

    Version 4.0

    N.Nolhier

    Universit Paul Sabatier

    Novembre 2000

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    1

    1) Introduction

    Lancer la configuration des TP sous Cadence en tapant tp_vhdl

    Il est alors possible de lancer l'environnement de simulation en tapant launchtool &.

    Une fentre de selection de session apparat (figure 1). Entrez pour le nom de session VHDL puis

    cliquer 8 sur Next.

    Figure 1 : Selection de la session

    Une autre fentre apparat, selectioner Simulation puis cliquer 8 sur Next.

    A la fentre suivante, choisir NC VHDL puis cliquer 8 sur Next.

    Apparat alors la fentre suivante (figure 2). Il faut imprativement cochez l'option VHDL'93

    Design.

    Figure 2 : Mode de compatibilit

    Selectionner sur la fentre suivante l'option Performance-Graphical.

    Sur le dernire fente 8 sur Finish.

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    2

    Cette dmarche permet de configurer votre session de travail. Si vous sauvegardez cette dernire

    avant de sortir de l'envirronement, vous n'aurez pas repasser par ces tapes !!

    Enfin une fentre similaire la figure 3 doit apparatre l'cran. Cet environnement, ou Framework,

    permet :

    Edition de fichier texte .vhd

    Compilation dans la bibliothque

    Lancement de l'outil de Simulation

    Figure 3 : Fentre de l'environnement de V HDL

    La fentre comporte plusieurs zones :

    Zone 1 : affiche les fichiers texte des descriptions VHDL dans le dossier VHDL Files.

    Zone 2 : affiche la liste des descriptions VHDL dj compiles dans la librairie de travail

    WORK ainsi que le contenu des autres librairies.

    Zone 3 : Une zone bleu o sont affichs les erreurs, les warnings, et les rsultats de

    compilation ou autre.

    Zone 1 Zone 2 Zone 3

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    3

    2) Edition d'un fichier de description VHDL

    a) cas d'un nouveau fichier

    + Aucun lment de la zone 2 ou 3 ne doit tre slectionn.

    dans la zone 1 8 slectioner le dossier VHDL Files. Avec le bouton de droite de la souris

    slectionner Add Add File. La fentre Add File doit apparatre (Figure 4).

    taper le nom du nouveau fichier avec une extension .vhd (ex: bascule.vhd)

    dans la zone 1 drouler (88) le dossier VHDL Files. Selectionner le nom du nouveau

    fichier et cliquer 8 sur le bouton "crayon" .

    .

    Figure 4 : Fentre de cration de nouveau fichiers

    La fentre de l'diteur est alors l'cran, taper la description VHDL de votre modle

    Pour enregistrer le fichier, 8 slectionner dans le menu File de nedit la commande Save.

    b) cas d'un fichier dj cr.

    Le slectionner dans la zone 1 et dans le dossier VHDL Files et cliquer 8 sur l'icne du

    crayon.

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    4

    3) Compilation d'une description VHDL

    Le fichier d'entre .vhd peut contenir, soit une entit, soit des architectures, soit le tout.

    Quand une description est compile, et qu'il n'y a pas d'erreurs de compilation, la librairie reoit

    deux types de composants : l'entit du modle et une ou plusieurs architectures.

    pour compiler un modle VHDL, slectionner 8 le fichier .vhd dans la zone 1 et dans le

    dossier VHDL Files, puis cliquer sur le bouton de commande Compile VHDL.

    + Lors de la compilation les erreurs sont reportes dans la zone 3. Il faut alors rditer le fichier

    source (.vhd), apporter les corrections ncessaires, et relancer une compilation.

    4) Simulation

    a) Lancement du simulateur

    Le lancement du simulateur NC VHDL passe par la cration d'un fichier de liaison, fichier

    "snapshot", qui s'insre dans la librairie. Pour gnrer ce fichier il faut double-cliquer 88 sur le

    nom du modle dans le dossier Work de la zone 2, puis slectionner alors 8 l'architecture que l'on

    veut simuler et cliquer sur le bouton de commande Elaborate Design (voir Figure 5). Il reste alors

    slectionner 8 le fichier snapshot correspondant dans le dossier Snapshots de la zone 1 (voir

    Figure 6) et cliquer sur le bouton de commande Simulate Design.

    Figure 5 : Slection de l'architecture Figure6 : Slection du snapshot

    b) l'environnement du simulateur

    A la commande Simulate Design lance depuis Launchtool, une nouvelle fentre apparat

    avec l'environnement de contrle de NC VHDL (Figure 7). NC VHDL est un simulateur trs complet

    qui permet d'effectuer la simulation pas pas au niveau source, mettre des points d'arrt, forcer la

    valeur des signaux ....

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    5

    Figure 7 : Environnement de NC V HDL

    La description VHDL de votre modle apparat dans une partie de la fentre. Plusieurs modes de

    simulation sont possibles. Nous allons dcrire les plus utiliss :

    simulation pendant une dure prdfinit :

    Slection dans le menu Set Breakpoint Time

    Entrer alors la dure (ex : 300 ns); cette valeur peut tre relative ou absolue

    Puis 8 cliquer sur le bouton Run Simulation

    4 Ne pas oublier de paramtrer l'affichage des rsultats avant !! (voir 5.2) simulation pas pas

    En utilisant la commande Single Step Dcrit chaque vnement de la simulation en suivant la description du source

    simulation jusqu' un point d'arrt conditionnel

    Ce peut tre par exemple la valeur d'un signal qui termine la simulation

    Pour ce faire choisissez Set Breakpoint Condition

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    6

    La figure 8 montre le choix d'un arrt conditionnel quand le signal dout est

    "000000"

    Figure 8 : Choix d'un point d'arrt conditionnel

    + La commande Show Breakpoints vous montre tous les points d'arrt (temporels ou

    conditionnels) que vous avez choisis. Vous pouvez les modifier, les rendre actifs ou inactifs

    ("enabled" ou "disabled") ou les effacer ("Delete").

    + Les simulations s'effectuent suivant une horloge (Time) qui donne la rfrence courante du

    temps. Pour remettre cette horloge zro, si vous voulez relancer une simulation depuis le dbut,

    vous devez utiliser la commande dans le menu Control Reset Simulation.

    Dans ce cas vous gardez les points d'arrt que avez placs pralablement.

    5) Exploitation des rsultats de simulation

    Vous pouvez examiner l'tat de vos signaux en cours ou en fin de simulation de deux faons :

    numrique utilisation de Watch

    graphique utilisation de Waveform View

    a) affichage numr ique

    Avant de lancer la simulation, il faut aller dans le menu Select Signals, puis cliquer sur

    le bouton de commande Watch Objects .

    La fentre Watch apparat ( Figure 9 ) avec tous les signaux de votre modle courant ainsi que la

    rfrence temporelle.

    Lancez la simulation Single Step, les valeurs de vos signaux en cours de simulation

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    7

    s'affichent dans la fentre Watch

    Figure 9 : exemple de fentre Watch

    b) affichage graphique

    Permet d'avoir le logigramme de vos signaux, d'effectuer des zooms, ....

    Avant de lancer la simulation (Run), slectionner 8 dans le menu Select Signals,

    puis sur le bouton de commande .

    La fentre de SignalScan apparat ainsi que vos signaux (sans valeur).

    Lancer la simulation 8 avec Run.

    A la fin de la simulation, cliquer sur le bouton ZmOutXFull dans SignalScan afin de

    voir vos valeurs sur l'intgralit du temps de simulation (Figure 10).

    Vous pouvez effectuer des zooms :

    placer le curseur C1 (bleu) o vous voulez la rfrence gauche, avec le bouton gauche de la

    souris sur le graphe

    placer un second curseur C2 (rose) , pour la rfrence droite, avec le bouton central

    cliquer sur le bouton droit de la souris.

  • Aide mmoire pour l'utilisation de NC VHDL N.N 2000 UPS

    8

    Figure 10 : exemple de rsultat graphique avec SignalScan