TP_logique-ERII4[1]

8/7/2019 TP_logique-ERII4[1]

1/8

ECOLE POLYTECHNIQUE

UNIVERSITAIRE

DE MONTPELLIER

Reprsentation et Synthse

des

Systmes Logiques

Travaux Pra tiques

ERII - 2008-2009

Objectifs et Organisation des sances de TP :

Lobjectif de ces TP est dapprhender les aspects temporels lis la conception de circuits logiques. Les dlais de

propagation des signaux dans les blocs logiques ainsi que les phnomnes transitoires intervenant en sortie de ces

blocs sont mis en vidence. A partir de l, les aspects squentiels sont abords en insistant sur laspect temporel, c'est--

dire sur le respect des temps de setup/hold, la dfinition de la frquence dhorloge etc Laccent est particulirement

mis sur une approche robuste de la conception de circuits vitant toute structure logique sur les signaux sensibles

(signaux asynchrones tels que Clear, Preset ou Horloge).

Laspect utilisation des technologies programmables et galement abord lors de ces TP en implantant certains circuits

(additionneurs, gestionnaire de feux de carrefour) sur la carte FPGA Altera.

Durant chaque sance, il est demand deffectuer un travail de rflexion, d'implantation d'un systme et de sa

simulation/vrification, l'aide de l'outil Max+plus II ou Quartus (Altera). Lvaluation de ce travail est faite partir

dun compte rendu (succinct), rendu la fin de chaque sance. Ce dernier doit prsenter les structures dveloppes,les rsultats du simulateur, mais surtout une analyse de ces rsultats notamment sur laspect temporel.

ECOLE POLYTECHNIQUE UNIVERSITAIRE DE MONTPELLIERUNIVERSITE MONTPELLIER II SCIENCES ET TECHNIQUES DU LANGUEDOCPlace Eugne Bataillon 34095 MONTPELLIER CEDEX 5

Tl. : 04 67 14 31 60 Fax : 04 67 14 45 14E-mail : [email protected]


2/8

1

ARITHMETIQUE BINAIRE

Lobjectif de ce TP est, pour se familiariser aux fonctions du simulateur, de raliser les modules lmentaires de

larithmtique binaire.

1. Addition binaire

a. Concevoir un circuit ADD1 ralisant laddition de 3 bits (2 bits plus retenue). On fournira en sortie la somme et la

retenue.

b. Concevoir un circuit ADD4 ralisant laddition de deux mots de 4 bits partir du bloc ADD1 prcdent.

c. Concevoir et simuler un circuit ADD16 ralisant laddition de deux mots de 16 bits partir du bloc ADD4

prcdent.

d. Mettre en vidence la frquence maximum de fonctionnement du bloc additionneur prcdent.

2. Soustraction binaire

a. Raliser un soustracteur binaire de 4 bits

b. Raliser un module qui, en fonction dune commande C, fait soit laddition soit la soustraction de deux nombres de

4 bits.


3/8

2

REGISTRES et COMPTEURS

Le but de ce TP est de se familiariser avec les lments de base des systmes logiques squentiels que sont les bascules,

registres et compteurs. Lobjectif est dtudier la structure de ces lments et danalyser leur fonctionnement et plus

particulirement leur fonctionnement temporel.

1. Bascules

Etudier la bascule D disponible en bibliothque (DFF). On mettra en vidence :

- la table de vrit,

- le rle de lhorloge (volution des sorties sur niveau ou sur front dhorloge),

- le rle des forages (niveaux de forage - lien avec lhorloge).

Imaginer une structure de bascule D dont les signaux de forage 0 (RAZ) et 1 (RAU) sont synchrones (Mise 0 ou

1 de la sortie sur le front actif de l'horloge).

2. Registres

a. A laide de bascules et de portes, raliser un registre 4 bits, muni de dune commandes permettant de configurer le

registre :

-en mode chargement parallle,

-en mode inhibition (mmoire).

Il devra, de plus, possder une commande de forage zro instantan.

b. Etudier le registre universel disponible dans la bibliothque (74194).

3. Combinatoire et Registres

Construire un additionneur 4 bits dont les entres et la sortie sont stockes dans des registres la cadence dune horloge

H. Dterminer la frquence de fonctionnement maximum de la structure.

4. Compteurs

4.1. Compteurs binaires asynchrones

Montrer comment raliser un diviseur de frquence par 2 laide dune bascule D.

En utilisant ce principe, construire un compteur par 16 en plaant en cascade, 4 diviseurs de frquence par 2 (prvoir

une commande de remise zro).

A partir du compteur par 16 construire un compteur par 10 en agissant sur la remise zro des bascules.Conclusion ? On mettra en vidence les transitoires qui font quun tel montage est proscrire absolument ?

4.2. Compteurs binaires synchrones

Ecrire la suite des nombres binaires naturels (akak-1 ... a1 a0)n, n reprsentant lquivalent dcimal. Que peut-on dire

de la valeur de (aj)n+1 par rapport celle de (aj)n en fonction de (aj-1, aj-2,..., a1, a0)n ?

En dduire le schma de cblage dun compteur binaire synchrone par 10 ralis avec des bascules D, et des portes.

Nota: Le compteur doit tre entirement synchrone et en particulier, la commutation de l'entre de slection ne doit pas

entraner de modification directe des sorties du compteur/dcompteur. En d'autres termes, toute modification des sorties

du compteur ne peut tre engendre que par une transition active du signal d'horloge (front descendant ou front

montant). De plus, on s'interdit toute logique sur le signal d'horloge.

Add4A

BS

A

BS


4/8

3

4.3. Comparaison synchrone/asynchrone

Faire fonctionner les deux compteurs prcdents en parallle (dans un mme circuit). Raliser une tude comparative.

Conclusions ? On mettra notamment en vidence les diffrences de frquence de fonctionnement entre les 2 montages.

4.4. Compteur/Dcompteur de la bibliothque (Megafonction)

En utilisant les macro-cellules (Megafonctions) proposes dans le logiciel, raliser un compteur/dcompteur

"synchrone" par 10 possdant 2 entres de contrle "Select" et "Inib".

- "Select" permet de slectionner le mode comptage ou le mode dcomptage.

- "Inib" permet d'inhiber le fonctionnement du compteur/dcompteur (conservation de l'tat)


5/8

4

SYSTEMES A BASE DE REGISTRES ET COMPTEURS

1. Mmoire

Construire une mmoire de 2 mots de 4 bits contenus dans 2 registres R1 et R2. Cette mmoire doit possder 3 modesde fonctionnement disjoints

- un mode dcriture dune entre E dans R1 ou R2,

- un mode de lecture de R1 ou R2 dans un registre de sortie RS,

- un mode qui prserve le contenu de R1 et R2 quand il nest pas demand de lecture ou dcriture.

Cette mmoire doit possder un signal de slection (Cs) permettant dinhiber son fonctionnement, un signal permettant

de la configurer en lecture ou en criture (R/W) et un systme dadressage (Adr) permettant de slectionner le registre

R1 ou R2 que lon veut lire (transfert dans RS) ou dans lequel on veut crire.

2. Registre tassement

Dans le cadre de ltude de la rgulation de trafic urbain on est amen simuler la dynamique dune file de voitures sur

une voie quand un feu passe au rouge. Un tronon de voie AB est simul par un registre tassement de 8 bits,

chaque bit reprsentant la prsence (1) ou labsence (0) dune voiture.

A chaque coup dhorloge une voiture (un 1 ) en position i avance (se dcale vers la droite) si et seulement si il

existe une place vide (un 0 ) entre cette voiture et le feux. Dans le cas contraire la voiture reste la mme place.

Ltat initial de la file est simul par le chargement parallle du registre command par un signal Init.

Construire ce registre sachant que lon dsire connatre le nombre de top dhorloge ncessaire au remplissage du

registre.

3. Squenceurs

On dsire concevoir un systme produisant la squence suivante : 0, 1, 2, 3, , n-1, n, n-1, n-2, , 3, 2, 1, 0, 1, 2, 3,

Avec n= 15, suggrer un schma base du compteur-dcompteur 74191 (ou quivalent).

8

D7 D6 D1 D0

nbre_de_top

entre

H

(A)(B)

registre tassement

entre

R/W

Adr

H

R1

R2

mmoire

sortie

?

4

4R

S

Cs

Init e(7..0)


6/8

5

COMMANDE DE FEUX DE CARREFOUR

Le but de ce TP est la ralisation dun systme lectronique permettant de commander les feux tricolores dun carrefour.

Les deux voies A et B sont supposes identiques.

La dure de chacun des tats dun feu doit donc tre la mme pour les 2 voies. Pendant un cycle de N units de temps

on doit avoir :

t(VA) = t(VB) = t(V) = ?

t(RA) = t(RB) = t(R) = ?

t(JA) = t(JB) = t(J) = 1 unit de temps

Nota : Pour des raisons de scurit, lorsqu'un feu doit passer au vert, cela doit tre prcd d'une unit de temps ou les

deux feux sont simultanment au rouge.

a. A partir des relations prcdentes, trouver t(R) et t(V) en fonction de N. Application numrique : N = 16.

b. Sachant que lon dispose dune horloge gnrale H et dun compteur, construire le diagramme temporel des signauxactifs des voies A et B (Va, Ja, Ra, Vb, Jb, Rb)

Pour tre complet, le systme de commande doit aussi comporter :

- une commande INI qui positionne les 2 registres dans ltat de dpart VA RB,

- une commande URG qui doit forcer le systme dans ltat RA RB en cas durgence,

-une commande JC qui doit positionner les feux en mode jaune clignotant (HC : Horloge de clignotemment).

-

voie A

voie B

COMMANDEDE

FEUXDE

CARREFOUR

H

INI

JC

URG

VA

JA

RA

VB

JB

RB

Cycle des feux

Voie A -> V J R R R R

Voie B -> R R R V J R


7/8

6

Architecture base sur des registre dcalage (Figure 1)

Le systme de commande des feux de carrefour est conu autour de 2 registres recirculation (CIRC), contenant un 1

baladeur et dont les sorties commandent les ampoules R, J, V travers un tage de dcodage du mode de

fonctionnement.

Les commandes S1 et S2 des 2 registres recirculation (CIRC) pourront tre dduites des diagrammes temporels

labors partir des chronogrammes des signaux J, V, R.

Figure 1 : Architecture propose pour la commande de feux de carrefours

Architecture base sur une machine dtat (Figure 2)

Construire ce systme partir dun compteur et dune machine dtat .

Figure 2 : Architecture base sur une machine dtat

DECOD

CIRC

R2 V2 J2

JC URG

HC

VB JB RB

DECOD

CIRC

V1 J1 R1

VA JA RA

COMB

COMPT16

C0 C1 C3C2

H

RESET

S2

S1

H

H

INIT

HC


8/8

7

H

C0

C1

C2

C3

VA

JA

RA

VB

JB

RB

S1

S2

Documents

TP_logique-ERII4[1]