Chapitre 4 Procédure de validation - INSA Lyoncsidoc.insa-lyon.fr/these/2002/mi/chap4.pdf · 2004. 1. 21. · Wei MI Thèse INSA de Lyon - CEGELY 93. Extraction des paramètres et

Extraction des paramètres et domaine de validité du modèle d’un composant de puissance

CHAPTIRE 4 PROCEDURE DE VALIDATION

Wei MI

Thèse INSA de Lyon - CEGELY

93


4.1. Objectif

Les résultats de simulation ne sont acceptables qu’avec la condition d’une

modélisation précise. Une première étape a été de définir des méthodes d’extraction de

paramètres des modèles.

L’identification est un problème mathématique complexe. Ce travail est réalisé en

ne prenant en compte que quelques résultats expérimentaux sur le fonctionnement du

composant, dans les cas réputés les plus pertinents. Or la simulation d’un circuit conduit

à estimer des résultats pour des conditions de fonctionnement très différentes de celles

retenues durant la phase d’identification des paramètres du modèle.

Les procédures d’extraction de paramètres des modèles, pour la diode PiN, le

transistor MOSFET de puissance et l’IGBT, sont présentées dans le chapitre précédent.

Il se confirme que les résultats de validation sont très satisfaisants dans les conditions

retenues par l’identification.

Cependant, la confiance dans les résultats de simulation ne repose que sur la

connaissance quantifiée de la validité du couple modèle-paramètres identifiés. Il est

nécessaire de valider systématiquement un modèle avec ses paramètres identifiés.

La méthode traditionnelle est de faire un rapprochement entre l’expérience et la

simulation en fixant les mêmes conditions d’application. Par exemple, dans le chapitre

précédent, pour vérifier les paramètres identifiés de modèle de la diode PiN par la

méthode d’optimisation, nous comparons les courbes électriques en commutation à

l’ouverture entre l’expérience et la simulation dans les mêmes conditions (IF,VR).

Un circuit incluant deux composants IGBT dans le même bras [Berning-98]

[Githiari-99] était présenté pour la validation de modèle Hefner. Cette méthode montre

un avantage pour étudier le comportement du temps mort pendant la phase de transition

entre deux IGBTs. Mais, comme nous avons cité, il nous offre les résultats dans les cas

particuliers. D’autre part, il ne peut pas répondre à l’exigence de réalité. Puisque la

phase de transition normale fonctionne entre une diode rapide de puissance et un

l’IGBT.

Nous avons donc développé de nouvelles procédures de validation pour des

modèles de la diode PiN [Mi-01], du transistor MOSFET de puissance et de l’IGBT.

Cette procédure exploite des caractéristiques dynamiques (tension, courant) lors de la

fermeture et de l’ouverture des composants de puissance dans une cellule de

Wei MI


94


commutation. Il s’agit de fournir une carte du domaine de validité pour vérifier un bon

accord entre l’expérience et la simulation dans un très grand nombre de conditions de

fonctionnement du composant de puissance.

Cette méthode va complètement changer le processus de développement d’un

modèle de composants de puissance. En effet, elle nous permettra :

− d’améliorer de façon systématique les modèles de composant ;

− d’améliorer les procédures d’identification (choix des conditions de comparaison) ;

− de fournir le domaine de validité du couple modèle-paramètres, notion

indispensables à une véritable CAO des circuits de puissance.

4.2 Procédure générale de la validation

Pour de raisons de portabilité et de pérennité, nous avons choisi le langage JAVA

pour la procédure de validité. Elle comporte trois étapes :

− Acquisition des données expérimentales ;

− Acquisition des données simulées ;

− Comparaison de ces résultats.

• Acquisition des données expérimentales

Cette partie du logiciel consiste à commander des instruments et des alimentations,

à saisir des résultats expérimentaux et ensuite à extraire les paramètres transitoires

caractérisant les courbes électriques. Dans notre cas, cette partie a été réalisée sur un PC

sous Window 98.

Nous utilisons le même banc de test (figure 4.1) que celui utilisé par l’extraction

des paramètres de la diode PiN qui permet de contrôler facilement le courant IF et la

tension VR à l’aide du bus GPIB. Le composant étudié varie: D pour une diode PiN et

M1 pour un MOSFET ou un IGBT.

Wei MI


95


Figure 4.1 Circuit de test de validation pour les composants de puissance

Le courant IF et la tension VR sont fixés automatiquement par le programme

JAVA, et transmis au banc de test. Les paramètres de la commutation sont extraits

automatiquement à partir des ondes de courant et de tension saisis sur l’oscilloscope.

Chaque mesure correspond à des valeurs qui spécifient les conditions expérimentales.

Tout le domaine (IF, VR) peut ainsi être balayé, pour des valeurs fixées de l’inductance

de maille LD, de la température de jonction, et du circuit de commande. A la fin, un

fichier de données de type texte est fourni par le logiciel. La table 4.1 montre un

exemple des données tRR dans ce fichier. La colonne correspond à les tensions VR et les

lignes correspondent aux courants IF.

15 30 45 60 75 90 105 120 135 150 165 180 195 210 225 240 2550,5 24,2 20 17,8 15,9 14,7 13,8 13,2 12,7 12,2 12 11,8 11,7 11,5 11,6 11,7 11,5 11,61 31,1 25,9 22,8 20,5 19,2 18 17 16,4 15,9 15,5 15,4 15,4 15,1 15,3 15,2 15 15,1

1,5 36,3 30,1 27 24,3 22,6 21,1 20,1 19,5 19 18,6 18,5 18,2 18,1 18 17,9 17,9 17,92 40,8 33,9 30,2 27,6 25,5 23,9 22,8 22 21,5 21,1 20,7 20,4 20,5 20,5 20,4 20,6 20,5

2,5 44,8 36,8 32,9 30,3 28 26,4 25,1 24,1 23,6 23,2 23 22,8 22,7 22,7 22,6 22,7 22,73 48,6 39,9 35,6 32,6 30,4 28,5 27,1 26,3 25,6 25,3 25,2 24,8 24,7 24,6 24,5 24,7 24,7

3,5 52 42,6 37,8 34,8 32,3 30,5 29,2 28,3 27,6 27,2 27 26,6 26,6 26,5 26,6 26,5 26,74 55,4 44,8 40 36,8 34,4 32,3 30,9 30 29,4 29 28,5 28,2 28,3 28,3 28,2 28,5 28,6

4,5 58,1 47,2 42,1 38,6 36,1 34,2 32,7 31,6 31,1 30,3 30,3 30 29,9 29,8 29,8 29,8 30,15 60,7 49,4 44 40,4 37,7 35,7 34,3 33,3 32,5 32,1 31,8 31,6 31,4 31,5 31,5 31,4 31,4

5,5 63,2 51,1 45,8 42 39,4 37,4 35,8 34,6 34 33,5 33,1 33 32,9 32,7 32,8 32,8 336 65,8 53,4 47,5 43,6 41,1 38,8 37,2 36,1 35,4 34,9 34,8 34,3 34,3 34,2 34,1 34,2 34,3

6,5 68,4 55,2 49,3 45,3 42,3 40,3 38,6 37,5 36,7 36,3 36 35,8 35,5 35,5 35,4 35,7 35,77 70,3 57 50,8 46,9 43,9 41,8 39,9 38,8 38,1 37,7 37,4 36,9 36,8 36,7 36,9 37 37

7,5 72,9 59,3 52,3 48,3 45,4 43,1 41,3 40 39,2 38,7 38,4 38,2 38,1 38 38,1 38,2 38,38 74,8 60,3 53,9 49,6 46,6 44,4 42,5 41,4 40,6 40 39,6 39,3 39,3 39,3 39,2 39,3 39,5

8,5 77,2 62,5 55,3 51 48,1 45,6 43,9 42,8 41,7 41 40,5 40,5 40,3 40,4 40,4 40,7 40,9

Wei MI


96


9 79,7 64 56,8 52,6 49,3 46,9 44,8 43,9 42,7 42,3 41,9 41,7 41,6 41,7 41,7 41,9 41,9

9,5 81,1 65,7 58,3 53,8 50,5 48,3 46,2 45 44,2 43,5 43,2 42,9 42,8 42,9 42,9 43 43,310 83,1 67,4 59,8 54,8 51,8 49,3 47,5 46 45,2 44,7 44 43,9 43,8 43,9 43,9 44,1 44,4

Table 4.1 Résultats expérimentaux de validation tRR (ns) pour une diode de puissance

D=BYT12PI600 (M1=IRF740, LD=100nH, T=295K, Vg=15V,Rg=10W, Lg=5nH)

Nous utilisons le logiciel origine pour visualiser ces données. La figure 4.2

montre les valeurs de grandeur tRR à partir du tableau 4.1. La figure 4.3 est une

cartographie représentant les mêmes valeurs.

Figure 4.2 Valeurs expérimentales dans tout le domaine (tRR)

Wei MI


97


Figure 4.3 Cartographie expérimentale (tRR)

• Acquisition des données simulées

La simulation du circuit de mesure (figure 4.1) est exécutée par le simulateur

(PACTE ou DESSIS pour la diode PiN, PACTE pour le MOSFET et l’IGBT) qui

supporte le modèle dont on cherche le domaine de validité. Nous constatons que le

fonctionnement de M2, un IGBT qui permet d’éviter le problème d’échauffement,

dans le circuit de test n’influence pas la caractéristique dynamique à l’instant de

commutation. Nous supprimons ce composant en vue d’éviter la complexité de la

simulation. Le circuit simulé est donc donnée à la figure 4.4. Les paramètres sont Rg,

Lg, Vg pour la commande du MOS, les références des composants D, M, l’inductance

LD et les conditions expérimentale (IF, VR).

Wei MI


98


Figure 4.4 Cellule de commutation pour la simulation

Un logiciel en JAVA qui permet de lancer un processus de simulation sous Unix

en changeant les valeurs de sources IF et VR a été développé. La figure 4.5 montre

l’utilisation de ce logiciel pour DESSIS. D’abord, le programme ″validation.jar″ crée le

fichier d’entrée de DESSIS. Il fait varier les valeurs d’excitation IF et VR. Ensuite, ce

programme lance et surveille automatiquement la simulation DESSIS. Une fois la

simulation terminée, le programme lit le fichier de résultats qui constitue les ondes de

courant et de tension et extrait les paramètres transitoires, de la même manière que sont

traitées les données expérimentales. L’acquisition se poursuit en suivant l’évolution de

IF et VR, conformément aux valeurs expérimentales.

Wei MI


99


Figure 4.5 Itération de processus

Nous notons au passage l’intérêt de JAVA, car la procédure pour extraire les

paramètres transitoires est utilisée dans le programme de saisie expérimentale (sous

PC/Windows) et dans le programme de simulation en chaîne (sous station SUN/Unix).

• Comparaison des résultats

Les jeux de paramètres de commutation correspondant aux résultats

expérimentaux et simulés sont confrontés. Les différences relatives, qui sont définis

ci-dessous, sont reportées sur une cartographie du domaine.

( ) ( )( )

m sr

m

y x y xy x

δ −= 4-1

avec ym les grandeurs expérimentales

ys les grandeurs de simulation

Pour faciliter la comparaison, nous définissons d0, d1, d2 les trois variables qui

tiennent compte de toutes les grandeurs.

0 max( )rδ = δ

δ

4-2

1 rδ =∑ 4-3

22 rδ = δ∑ 4-4

Wei MI


100


4.3 Validation du modèle de la diode PiN de puissance

4.3.1 Résultat avec le modèle de PACTE Pour compléter l’approche développée précédemment, on se propose d’étudier de

manière expérimentale le comportement électrique de la diode PiN.

En utilisant les paramètres identifiés du modèle de la diode BYT12PI600 ( table

4.3 ) et celles du modèle du transistor MOSFET IRF740 ( table 4.4), nous pouvons

obtenir les valeurs de quatre grandeurs (tRR, IRM, VRM, dIF/dt) qui sont définies dans le

premier chapitre. Toutes les données ont été produites avec les caractéristiques suivantes

du banc de test: inductance de maille LD=80nH, circuit de commande du MOSFET

IRF740 Vg=15V, Rg=10Ω, Lg=5nH.

Surface effective

Largeur de la base

Dopage de la base

Durée de vie ambipolaire dans la base

Paramètre empirique1

Paramètre empirique 2

A W ND τ α τD 4,7mm2 37,6um 3,12e14cm-3 103,5ns 0,0224 16,1ns

Table 4.3 Paramètres du modèle de la diode PiN (BYT12PI600) identifiés dans les

conditions (IF=2A, VR=40V), (IF=2A, VR=100V) et (IF=2A, VR=150V)

Signification physique Symbole Valeur Surface équivalente de l’espace grille-drain AGD 12mm2

Concentration de la base NB 8,48e14cm-3

Tension de seuil VT 3,77V Transconductance de la région linéaire de la

caractéristique statique du MOSFET KPLIN 5,45A/V2

Transconductance de la région de saturation de la caractéristique statique du MOSFET

KPSAT 16,1A/V2

Facteur de correction permettant de prendre en compte le champs transversal

THETA 1,66V

Résistance de drain RD 0,2Ω Résistance de source RS 1mΩ Résistance de grille RG 1Ω

Résistance de drain-source RDS 300kΩ Courant de saturation de la jonction de l’émetteur IS 1pA

Capacité de grille-source CGS 4,02nF Capacité de gate-drain COXD 1,55nF

Capacité de drain-source à VDS=0V CDS 2,4nF Coefficient empirique MJ 0,5 Coefficient empirique FC 0,5 Potentiel de la base PN PB 1V

Température de jonction T 300K Table 4.4 Paramètres dans le modèle du transistor MOSFET (2KP)

Wei MI


101


Les figures 4.6 à 4.13 donnent respectivement les valeurs simulées et mesurées de

tRR, IRM, VRM, dIF/dt dans le domaine d’application. Les erreurs relatives entre les

valeurs de la simulation et de l’expérience dans tout le domaine sont aussi données.

• temps de recouvrement inverse, tRR

a)expérience b)simulation

Figure 4.6 Cartes de résultat expérimental et de simulation (tRR) pour la diode PiN

BYT12PI600 avec les paramètres du modèle (table 4.3) identifiés dans les conditions (VR, IF):

(40V, 2A), (100V,2A) et (150V, 2A)

Figure 4.7 Domaine de validité (tRR) pour la diode PiN BYT12PI600 avec les paramètres du

modèle (table 4.3) identifiés dans les conditions (VR, IF): (40V, 2A), (100V,2A) et (150V, 2A)

• courant inverse maximal, IRM

Wei MI


102



Figure 4.8 Cartes de résultat expérimental et de simulation (IRM) pour la diode PiN


(40V, 2A), (100V,2A) et (150V, 2A))

Figure 4.9 Domaine de validité (IRM) pour la diode PiN BYT12PI600 avec les paramètres du


• tension inverse maximale, VRM

Wei MI


103



Figure 4.10 Cartes de résultat expérimental et de simulation (VRM) pour la diode PiN


(40V, 2A), (100V,2A) et (150V, 2A)

Figure 4.11 Domaine de validité (VRM) pour la diode PiN BYT12PI600 avec les paramètres

du modèle (table 4.3) identifiés dans les conditions (VR, IF): (40V, 2A), (100V, 2A) et

(150V,2A)

• pente de la décroissance du courant direct, dIF/dt

Wei MI


104



Figure 4.12 Cartes de résultat expérimental et de simulation (dIF/dt) pour la diode PiN


(40V, 2A), (100V,2A) et (150V, 2A))

Figure 4.13 Domaine de validité (dIF/dt) pour la diode PiN BYT12PI600 avec les paramètres

du modèle (table 4.3) identifiés dans les conditions (VR, IF): (40V, 2A), (100V, 2A) et

(150V,2A)

Conclusion

Wei MI


105


Les cartes sur tRR, IRM sont très semblables entre la simulation et l’expérience.

Mais la carte VRM montre clairement une différence entre la simulation et l’expérience.

Cela est dû à un problème de modélisation en partie sur la diode PiN.

Mais d’autre travaux, la thèse de Hatem Garrab par exemple, montre que la

modélisation du câblage et des couplages électro-magnétiques sont importants.

On voit l’intérêt de tracer les cartes des paramètres transitoires, car elles mettent

en évidence les problèmes de modélisation.

4.3.2 Résultat avec DESSIS Les même paramètres incluant ceux de la diode et du MOSFET ont été

introduites dans le modèle du simulateur DESSIS. Les figures 4.14 à 4.21 montrent les

cartes de résultat et les domaines de validité.

• temps de recouvrement inverse, tRR

Figure 4.14 Carte de résultat de simulation (tRR) pour la diode PiN BYT12PI600 avec les

paramètres du modèle (table 4.3) identifiés dans les conditions (VR, IF): (40V, 2A), (100V,2A)

et (150V, 2A)

Wei MI


106


Figure 4.15 Domaine de validité (tRR) pour la diode PiN BYT12PI600 avec les paramètres du


• courant inverse maximal, IRM

Figure 4.16 Carte de résultat de simulation (IRM) pour la diode PiN BYT12PI600 avec les


et (150V, 2A)

Wei MI


107


Figure 4.17 Domaine de validité (IRM) pour la diode PiN BYT12PI600 avec les paramètres du


• tension inverse maximale, VRM

Figure 4.18 Carte de résultat de simulation (VRM) pour la diode PiN BYT12PI600 avec les


et (150V, 2A)

Wei MI


108


Figure 4.19 Domaine de validité (VRM) pour la diode PiN BYT12PI600 avec les paramètres

du modèle (table 4.3) identifiés dans les conditions (VR, IF): (40V, 2A), (100V,2A) et (150V,

2A))

• pente de la décroissance du courant direct, dIF/dt

Figure 4.20 Carte de résultat de simulation (dIF/dt) pour la diode PiN BYT12PI600 avec les


et (150V, 2A))

Wei MI


109


Figure 4.21 Domaine de validité (dIF/dt) pour la diode PiN BYT12PI600 avec les paramètres

du modèle (table 4.3) identifiés dans les conditions (VR, IF): (40V, 2A), (100V,2A) et (150V,

2A))

Conclusion

Les cartes et les domaines de validité des simulations DESSIS pour la diode PiN

montre qu’il y a un bon accord pour tRR, IRM et VRM, notamment pour VRM par rapport à

celui du modèle de PACTE.

C’est normal, car la simulation par éléments finis (DESSIS) fait beaucoup moins

d’approximation. Toutefois le domaine de validité à 10% n’est pas aussi vaste qu’on

pourrait l’espérer. En effet le travail actuel au CEGELY dans le que le cadre de la thèses

de Hatem Garrab montre que la câblage joue grandement sur la qualité des résultat.

4.3.3 Comparaison des résultats entre PACTE et DESSIS Nous choisissons les trois grandeurs tRR, IRM, VRM et les appliquons aux équations

4-2, 4-3, 4-4. En notant:

max max( , , )RR RM RMt I Vδ δ δ= δ 4-5

2 2 2RR RM RMsqrt t I Vδ δ δ δ= + + 4-6

RR RM Rsum t I Vδ δ δ δ= + +M

4-7

Wei MI


110


Cela nous permet de comparer les résultats de PACTE et ISE. Les figures 2.22,

2.23 et 2.24 montrent les cartes pour , maxδ sqrtδ et sumδ .

a)PACTE b)DESSIS

Figure 4.22 Domaine de validité maxδ

a)PACTE b)DESSIS

Figure 4.23 Domaine de validité sqrtδ

Wei MI


111


a)PACTE b)DESSIS

Figure 4.24 Domaine de validité sumδ

Conclusion

Si l’on considère comme domaine de validité avec une erreur globale ,

à partir de figures 4.23, il est facile de constater que le domaine de DESSIS est plus

grand que celui de PACTE. C’est logique grâce à la méthode des éléments finis utilisés

dans DESSIS. En revanche, le coût de calcul de ISE (plusieurs jours) est beaucoup plus

cher que celui de PACTE (quelques heures)

20%sqrtδ <

Cependant, le résultat de DESSIS n’est pas satisfaisant dans tout le domaine

d’application. Car le couple modèle-paramètres de la diode n’est pas parfait.

Nous avons donc défini des méthodes de caractérisation de la précision d’un

modèle de composant: la carte de précision sur un critère précis comme IRM. Nous avons

aussi vu que nous pouvions définir le domaine de validité avec un seuil de précision: par

exemple 20%. Enfin nous venons de voir que ces nouveaux outils permettaient une

véritable comparaison entre différents modèles d’un même composant.

4.4 Validation pour le modèle du transistor MOSFET

En utilisant le même banc de validation que pour la diode PiN, nous pouvons concevoir

la procédure de validation pour le modèle du transistor MOSFET. Cette procédure est plus

complexe en raison du nombre très élevé de paramètres transitoires.

Wei MI


112


Nous n’étudions que la commutation à l’ouverture pour le transistor MOSFET. Puisque

lors de la commutation à la fermeture du MOSFET, la diode PiN subit une commutation à

l’ouverture, et influence grandement le comportement du MOSFET en raison de l’existence

du temps de recouvrement. Il est donc nécessaire de considérer les couples modèles-

paramètres du MOSFET et de la diode PiN en même temps. Cela augmente la difficulté.

D’autre part, la durée de la commutation à la fermeture est court. Les précisions des

résultats mesurés sont affectées par les perturbations.

Enfin, dans la pratique, la phase de la commutation à la fermeture du MOSFET est

moins importante que celle de la commutation à l’ouverture. Beaucoup de problèmes qui

peuvent influencer le fonctionnement du circuit de puissance, comme le pic de tension, le

délai, se révèlent surtout dans la commutation à l’ouverture.

Avec les paramètres de la diode PiN (table 4.5), nous montrons les cartes du délai td(ON)

de la commutation à l’ouverture à la figure 4.25 pour un MOSFET IRF740 dont les

paramètres du modèle sont affichés dans la table 4.6. Les autres conditions du banc de test

sont: LD=200nH, circuit de commande MOSFET IRF740 Vg=15V, Rg=100Ω, Lg=5nH. La

figure 4.26 est son domaine de validité. Nous pouvons remarquer qu’un bruit important

perturbe l’analyse.

Surface effective

Largeur de la base

Dopage de la base

Durée de vie ambipolaire dans la base



A W ND τ α τD 4,8mm2 32,6um 4,1e14cm-3 83,4ns 0,01 19,9ns

Table 4.5 Paramètres du modèle de la diode PiN (BYT12PI600) utilisées pour la

validation du MOSFET IRF740

Signification physique Symbole Valeur

Surface équivalente de l’espace grille-drain AGD 6,6mm2

Concentration de la zone épitaxiée NB 4,35e14cm-3

Tension de seuil VT 3,76V Transconductance de la région linéaire de la caractéristique statique du MOSFET

KPLIN 5,19A/V2


KPSAT 12,5A/V2

Facteur de correction permettant de prendre en compte le champs transversal

THETA 2V

Résistance de drain RD 0,17Ω Résistance de source RS 1mΩ Résistance de grille RG 1Ω Résistance de drain-source RDS 300kΩ Courant de saturation de la jonction de l’émetteur IS 1pA

Wei MI


113


Capacité de grille-source CGS 1,88nF Capacité de gate-drain COXD 2,82nF Capacité de drain-source CDS 1,875nF Coefficient empirique MJ 0,5 Coefficient empirique FC 0,5 Potentiel de la base PN PB 1V Température de jonction T 300K

Tableur 4.6 Paramètres du modèle du transistor MOSFET (2KP) IRF740

utilisées pour la validation

a)expérience

b)simulation

Figure 4.25 Carte de résultat expérimental et de simulation (td(ON)) pour le MOS IRF740 avec

les paramètres du modèle (table 4.6) identifiés dans la condition (VR=150V, IF=2.1A)

Wei MI


114


Figure 4.26 Domaine de validité (td(ON)) pour MOS IRF740 avec les paramètres du modèle

(table 4.6) identifiés dans la condition (VR=150V, IF=2.1A)

Les images de la figure 4.27 à la figure 4.42 montrent les cartes de paramètres

transitoires typiques et ses domaines de validité. Ces paramètres transitoires ont été

définis dans le premier chapitre(table 1.4).

Wei MI


115


• Délai à l’ouverture, td(OFF)


Figure 4.27 Cartes de résultat expérimental et de simulation (td(OFF)) pour le MOS IRF740

avec les paramètres du modèle (table 4.6) identifiés dans la condition (VR=150V, IF=2.1A)

Figure 4.28 Domaine de validité (td(OFF)) pour le MOS IRF740 avec les paramètres du

modèle (table 4.6) identifiés dans la condition (VR=150V, IF=2.1A)

Wei MI


116


• Temps de la montée du courant iD, tfi

b)simulation

Figure 4.29 Cartes de résultats expérimentaux et de simulation (tfi) pour le MOS IRF740 avec

les paramètres du modèle (table 4.6) identifiés dans la condition (VR=150V, IF=2.1A)

Figure 4.30 Domaine de validité (tfi) pour le MOS IRF740 avec les paramètres du modèle


Wei MI


117


• Temps de la montée de la tension vDS, trv


Figure 4.31 Cartes de résultats expérimentaux et de simulation (trv) pour le MOS IRF740


Figure 4.32 Domaine de validité (trv) pour le MOS IRF740 avec les paramètres du


Wei MI


118


• Niveau de l’effet Miller,Vmiller(OFF)


Figure 4.33 Cartes de résultats expérimentaux et de simulation (Vrmiller(OFF)) pour le MOS

IRF740 avec les paramètres du modèle (table 4.6) identifiés dans la condition (VR=150V,

IF=2.1A)

Figure 4.34 Domaine de validité (Vmiller(OFF)) pour le MOS IRF740 avec les paramètres du


Wei MI


119


• Valeur maximale de la tension aux bornes de drain et source, VDSmax(OFF)


Figure 4.35 Cartes de résultats expérimentaux et de simulation (VDSmax) pour le MOS IRF740


Figure 4.36 Domaine de validité (VDSmax) pour le MOS IRF740 avec les paramètres du


Wei MI


120


• Charge stockée dans la grille, QG(OFF)


Figure 4.37 Cartes de résultats expérimentaux et de simulation (QG) pour le MOS IRF740


Figure 4.38 Domaine de validité (QG) pour le MOS IRF740 avec les paramètres du modèle


Wei MI


121


• Pente du courant de la descente, diD/dt(OFF)


Figure 4.39 Cartes de résultats expérimentaux et de simulation (diD/dt(OFF)) pour le MOS


IF=2.1A)

Figure 4.40 Domaine de validité (diD/dt(OFF)) pour le MOS IRF740 avec les paramètres du


Wei MI


122


• Pente de la tension de la croissance, dVDS/dt(OFF)


Figure 4.41 Cartes de résultats expérimentaux et de simulation (dVDS/dt(OFF)) pour le MOS


IF=2.1A)

Figure 4.42 Domaine de validité (dVDS/dt(OFF)) pour le MOS IRF740 avec les paramètres du


Wei MI


123


Conclusion

Nous pouvons observer que les paramètres transitoires, comme le niveau de l’effet

Miller Vmiller(OFF) et les valeurs de la tension VDsmax(OFF), sont parfaitement conformes.

En revanche, d’autres paramètres transitoires ne sont pas bien correspondants. Mais

nous pouvons toujours trouver un domaine de validité réduit.

• Domaine d’erreurs relatives

Nous construisons les erreurs relatives globales en adoptant les quatre grandeurs

les plus importantes td(OFF), tfi, trv, VDS(OFF) pour chercher le domaine de validité le plus

valable. Soit:

( ) max( )max max( , , , )d OFF fi rv DS OFFt t t Vδ δ δ δ δ= 4-8

( ) max( )

2 2 2 2d OFF fi rv DS OFFsqrt t t t Vδ δ δ δ δ= + + + 4-9

( ) max( )d OFF fi rv DS OFFsum t t t Vδ δ δ δ δ= + + + 4-10

Les figures 4.38, 4.39 et 4.40 nous donnent un domaine de validité situé dans la

zone de tension 50V à 150V.

Figure 4.43 Domaine de validité pour le MOS IRF740 avec les paramètres du modèle

(table 4.6) identifiés dans la condition (V

maxδ

R=150V, IF=2.1A)

Wei MI


124


Figure 4.44 Domaine de validité sqrtδ pour le MOS IRF740 avec les

paramètres du modèle (table 4.6) identifiés dans la condition (VR=150V,

IF=2.1A)

Figure 4.45 Domaine de validité sumδ pour le MOS IRF740 avec les paramètres du modèle


Wei MI


125


4.5 Validation du modèle de l’IGBT

Pour la même raison que le transistor MOSFET, nous étudions uniquement la

phase de la commutation à l’ouverture.

Les tables 4.7 et 4.8 montrent les paramètres des modèles de la diode PiN et de

l’IGBT utilisés dans le simulateur PACTE. Les autres conditions du banc de test sont:

LD=200nH, circuit de commande de l’IGBT, Vg=15V, Rg=385Ω, Lg=5nH

Les figures 4.46 à la figure 4.63, montrent les résultats des paramètres

transitoires définis dans le chapitre 1.

Surface effective

Largeur de la base

Dopage de la base

Durée de vie ambipolaire dans la

base



A W ND τ α τD 4,8mm2 40,6um 2,88e14cm-3 120ns 0,01 20,1ns

Table 4.7 Paramètres du modèle de la diode PiN (BYT12PI600) utilisées pour la

validation de l’IGBT (BUP202)

Signification physique Symbole Unité Surface active de l’IGBT A 0,11cm2

Surface équivalente de l’espace de grille-drain du MOSFET Agd 6cm2 Longueur totale de base Wb 176um Tension de seuil du MOSFET Vth 6,5V Tension de seuil de la zone de désertion grille-drain Vtd -0,5V Transconductance de la région linéaire de la caractéristique

statique du MOSFET Kplin0 1,8A/V2


Kpsat0 0,8A/V2

Capacité grille-source Cgs 0,48nF Capacité de l’oxyde de grille-drain COXD 1,59nF Courant de saturation de la jonction de l’émetteur Isne 550e-14ADuré de vie des porteurs minoritaires dans la base en forte

injection tau_HL 12,5us

Concentration de la base Nb 40e13cm-3

Constante empirique BVf 1024 Constante empirique BVn 100 Facteur de correction permettant de prendre en compte le champ

transversal dans le MOSFET teta1 110V

Table 4.8 Paramètres du modèle de l’IGBT (NPT) BUP202 (Hefner) pour la validation

Wei MI


126


• Délai à l’ouverture td(OFF), td(OFF)


Figure 4.46 Cartes de résultats expérimentaux et de simulation (td(OFF)) pour l’IGBT BUP202

avec les paramètres du modèle (table 4.8) identifiés dans les conditions (VR=150V, IF=9,6A)

Figure 4.47 Domaine de validité (td(OFF)) pour l’IGBT BUP202 avec les paramètres du

modèle (table 4.8) identifiés dans les conditions (VR=150V, IF=9,6A)

Wei MI


127


• Temps de la descente du courant iC, tfi


Figure 4.48 Cartes de résultats expérimentaux et de simulation (tfi) pour l’IGBT BUP202


Figure 4.49 Domaine de validité (tfi) pour l’IGBT BUP202 avec les paramètres du modèle

(table 4.8) identifiés dans les conditions (VR=150V, IF=9,6A)

Wei MI


128


• Temps de la montée de la tension vCE, trv


Figure 4.50 Cartes de résultats expérimentaux et de simulation (trv) pour l’IGBT BUP202


Figure 4.51 Domaine de validité (trv) pour l’IGBT BUP202 avec les paramètres du modèle


Wei MI


129


• Niveau de l’effet Miller Vmiller(OFF)


Figure 4.52 Cartes de résultats expérimentaux et de simulation (Vmiller(OFF)) pour l’IGBT

BUP202 avec les paramètres du modèle (table 4.8) identifiés dans les conditions (VR=150V,

IF=9,6A)

Figure 4.53 Domaine de validité (Vmiller(OFF)) pour l’IGBT BUP202 avec les paramètres du


Wei MI


130


• Valeur maximale de la tension aux bornes de collecteur-emitteur, VCemax(OFF)


Figure 4.54 Cartes de résultats expérimentaux et de simulation (VCEmax(OFF)) pour l’IGBT


IF=9,6A)

Figure 4.55 Domaine de validité (VCEmax(OFF)) pour l’IGBT BUP202 avec les paramètres du


• Niveau de queue du courant, Iq

Wei MI


131



Figure 4.56 Cartes de résultats expérimentaux et de simulation (Iq) pour l’IGBT BUP202


Figure 4.57 Domaine de validité (Iq) pour l’IGBT BUP202 avec les paramètres du modèle


• Charge stockée dans la grille, QG(OFF)

Wei MI


132



Figure 4.58 Cartes de résultats expérimentaux et de simulation (Qg) pour l’IGBT BUP202


Figure 4.59 Domaine de validité (Qg) pour l’IGBT BUP202 avec les paramètres du modèle


• Pente du courant de la descente, diC/dt(OFF)

Wei MI


133



Figure 4.60 Cartes de résultats expérimentaux et de simulation (diC/dt(OFF)) pour l’IGBT


IF=9,6A)²

Figure 4.61 Domaine de validité (diC/dt(OFF)) pour l’IGBT BUP202 avec les paramètres du


• Pente de la tension de la croissance, dvCE/dt(OFF)

Wei MI


134



Figure 4.62 Cartes de résultats expérimentaux et de simulation (dVCE/dt(OFF)) pour l’IGBT


IF=9,6A)

Figure 4.63 Domaine de validité (dVCE/dt(OFF)) pour l’IGBT BUP202 avec les paramètres du


• Domaine d’erreurs relatives

Wei MI


135


Nous choisissons les même erreurs relatives globales que pour le MOSFET de

puissance. Ainsi en adoptant les quatre grandeurs les plus importantes td(OFF), tfi, trv,

VDS(OFF), cela nous donne les domaines de validité de la figure 4.64.

a) maδ b) x sqrtδ

c) sumδ

Figure 4.64 Domaine des validités , maxδ sqrtδ et sumδ pour l’IGBT BUP202 avec les

paramètres du modèle (table 4.8) identifiés dans les conditions (VR=150V, IF=9,6A)

Conclusion

Wei MI


136


A partir de ces cartes et de ces domaines de validité, nous pouvons remarquer

que les paramètres transitoires, comme td(OFF) et Vmiller(OFF), sont parfaitement

conformes. D’autres paramètres, comme VCEmax(OFF), QG(OFF), diC/dt(OFF) et

dvCE/dt(OFF), ont les mêmes tendances. Les résultats des autres paramètres ne sont pas

très bons, cela vient du problème du modèle de l’IGBT ou du câblage.

Wei MI


137


4.6 Conclusion

Dans ce chapitre, une nouvelle procédure de validation pour le couple de

modèle-paramètres d’un composant de puissance a été présentée. Cette procédure

surmonte le problème de la méthode classique: il nous montre la validité dans tout le

domaine d’application. Cela va nous aider d’améliorer le modèle et les paramètres

d’un modèle d’un composant.

Nous avons employé cette procédure aux couples de modèle-paramètres de la

diode PiN, du MOSFET et de l’IGBT. Les cartes de résultat et les domaines de

validité révèlent l’intérêt de cette méthode.

Wei MI


138

Documents

Chapitre 4 Procédure de validation - INSA Lyoncsidoc.insa-lyon.fr/these/2002/mi/chap4.pdf · 2004. 1. 21. · Wei MI Thèse INSA de Lyon - CEGELY 93. Extraction des paramètres et