3.1-1 Dessinez à l'échelle la caractéristique de sortie d'un transistor à canal N en valeur, si VT= 0.7V et ID= 500uA lorsque VGS = 5V à saturation. Choisir des valeurs de VGS = 1, 2, 3,4 et 5V. Supposons que la modulation paramètre canal est nulle.

3.1-2 Dessinez à l'échelle la caractéristique de sortie d'un transistor à canal P en valeur , si VT = -0.7V et ID = -500uA lorsque VGS = -5V à saturation. Choisir des valeurs de VGS = -1,-2,- 3,-4 et -6V. Supposons que la modulation paramètre canal est nulle.

3.1-3 Dans le tableau 3.1-2, pourquoi yp est supérieure à γN pour un puits n, la technologie CMOS?

L'expression de γ est:

Parce que γ est une fonction du substrat dopage, on obtient un dopage supérieur à une valeur plus grande pour γ.

En général, pour un processus de Nwell, le puits présente une concentration de dopage supérieure au dispositif de substrat et donc dans le puits auront une plus grande γ.

3.1-4 Un modèle grand signal pour le MOSFET qui comprend symétrie pour le drain et la source est donné à titre

Où u (x) est égal à 1 si x est supérieur ou égal à zéro et si x 0 est inférieur à zéro (étape

Fonction) et VTX est la tension de seuil de la porte évalué à X où X est soit S (Source) ou D (vidange). Dessinez ce modèle sous la forme d'iD par rapport vDS pour une valeur constante de VGS (VGS> VTS) et identifier les régions saturés et non saturés. Soyez sûr de prolonger

cette esquisse pour les valeurs positives et négatives de VDS. Répétez l'esquisse d'iD rapport

vDS pour une valeur constante de VGD (VGD> VTD). Supposons que les deux STM et VTD sont positifs.

3.1-5 L'équation (3,1 à 12) et Eq. (3,1 à 18) décrire le modèle MOS en non saturation et la région de saturation, respectivement. Ces équations ne sont pas d'accord sur le point de transition entre les régions de saturation et de non saturation. Pour les calculs de la main, ce ne est pas un problème, mais pour l'analyse de l'ordinateur, il est. Comment voulez-vous changer l'équation. (3,1 à 18), de sorte qu'il serait d'accord avec l'équation. (3,1 à 12) au vDS = vDS (SAT)?

Qu'advient-il de l'équation. 3,1 à 12 à l'endroit où la saturation se produit?

Donc

qui ne est pas égale à Eq. (3,1 à 18) en raison de la durée de modulation canal de longueur. Depuis Eq. (3,1 à 18) ne est valide que pendant la saturation lorsque vDS> vDS (SAT), nous pouvons soustraire vDS (assis) à partir de VDS dans le terme de modulation canal de longueur. Faire cela se traduit par la suite à la modification de l'équation. (3,1 à 18).

Lorsque vDS = vDS (assis), cette expression est d'accord avec l'équation non-saturation à la point de transition vers la saturation. Au-delà de la saturation, la longueur de canal est la modulation appliqué à la différence de vDS et VDS (sat).

3.2-1 En utilisant les valeurs des tableaux 3.1-1 et 3.2-1, calculer les valeurs de CGB, CGS et CGD pour un dispositif MOS qui présente une O de 5 um et un rapport L de 1 um dans les trois régions de opération.

Nous aurons besoin de LD dans ces calculs. LD peut être approchée de la valeur donnée pour

BCAG dans le tableau 3.2-1.

Off

Saturation

Non saturation

3.2-2 Trouver CBX au VBX = 0 V et 0,75 V de la figure. P3.7 en supposant que les valeurs du tableau 3.2-1 se appliquent le dispositif MOS où FC = 0,5 et PB = 1 V. Supposons que le dispositif est à canal n et répéter pour un dispositif à canal p.

Changer problème à lire: "| VBX | = 0 V et 0,75 V (avec la jonction toujours inverser biaisée) ... "

NMOS cas:

PMOS cas:

volts polarisée en inverse

NMOS cas :

PMOS cas :

3.2-3 Calculer la valeur de CGB, CGS et CGD pour un dispositif à canal n d'une longueur de 1 pm et une largeur de 5 pm. Supposons VD = 2 V, VG = 2,4 V et 0,5 V = VS et laissez VB = 0 V. Utilisez les paramètres du modèle de tableaux 3.1-1, 3.1-2 et 3.2-1.

région ainsi la saturation

3.3-1 Calculer la fonction de transfert Vout (s) / Vin (s) pour le circuit représenté sur la Fig. P3.3-1. Le W / L de M1 est 2 um / 0,8 um et le W / L de M2 est 4 um / 4 um. Notez que ce est un smallsignal et analyse la tension d'entrée a une valeur de courant continu de 2 volts.

3.3-2 Concevoir un filtre passe-bas à motif après que le circuit de la Fig. P3.3-1 qui réalise une -3dB

fréquence de 100 KHz.

Il ya plus d'une réponse à ce problème, car il ya deux paramètres libres. Utilisez la résistance du problème 3.3-1.

3.3-3 Répéter les exemples 3,3 à 1 et 3,3 à 2 si le rapport W / L est de 100 pm / 10 pm. Correction du problème: Supposons λ = 0,01.

Répétition de l'exemple 3.3-1

Dispositif à canal n

Dispositif P-Canal

Répétition de l'exemple 3.3-2

Dispositif à canal n

Dispositif P-Canal

3.3-4 Choisir le modèle complet de petit signal pour un transistor à canal n dont le drain est à 4 V, porte à 4 V, la source à 2 V, et l'essentiel à 0 V. Supposons que les paramètres du modèle de tableaux 3.1-1, 3.1-2 et 3.2-1, et W / L = 10 um / 1 um.

3.3-5 Considérons le circuit de la figure P3.3-5. Ce est une connexion en parallèle de transistors MOSFET de n. Chaque transistor a la même longueur, L, mais chaque transistor peut avoir une largeur différente, W. Dériver une expression pour W et L pour un seul transistor qui remplace et est équivalent à, les plusieurs transistors en parallèle.

L'expression de courant de drain est en saturation:

Pour plusieurs transistors ayant le même drain, de grille et la tension de source, le courant de drain peut être exprimée simplement comme

Le courant de drain de chaque transistor est additif au courant total, ainsi

Etant donné que les longueurs sont les mêmes, nous avons

3.3-6 Considérons le circuit de la figure P3.3-6. Il se agit d'un montage en série de n transistors MOSFET. Chaque transistor a la même largeur, W, mais chaque transistor peut avoir une longueur différente, L. Dériver une expression pour W et L pour un seul transistor qui remplace et est équivalent à, les plusieurs transistors en parallèle. Lorsque vous utilisez le modèle simple, vous devez ignorer corpseffet.

Erreur dans l'énoncé du problème: remplacé "parallèle" par "série"

Supposons que tous les dispositifs sont dans la région de non-saturation.

Prenons le cas pour les deux transistors en série comme illustré ci-dessous.

Le courant de drain dans M1 est

Avec

Le courant de drain en M2 est

Substitue l'expression plus tôt pour v1 et assimiler les courants de drain (courants de drain doit égal)

L'expression de l'actuelle M3 est

Le courant de drain dans M3 doit être équivalente au courant de drain dans M1 et M2, ainsi

Depuis les largeurs sont égales et les transconductances sont égaux

Cette analyse est facilement étendu pour traiter un certain nombre de transistors (répéter l'analyse

M3 et avec un autre transistor en série avec elle-deux à la fois)

3.5-1 Calculer la valeur de VON pour n transistor MOS en faible inversion et en supposant que fs

fn peut être approchée pour être l'unité (1,0).

Supposons (du niveau 1 paramètres):

GAMMA = 0.4PHI = 0.7COX = 24.7 10-4 F/m2

vSB = 0NFS = 7 1015 (m-2) from Table 3.4-1von = VT + fast

avec

Si

3.5-2 Développer une expression pour le petit transconductance de signal d'une exploitation de dispositif MOS en faible inversion en utilisant la grande expression du signal de l'équation. (3.5-5).

3.5-3 Une autre façon de rapprocher la transition de forte inversion de faible inversion est de trouver le courant à laquelle la transconductance faible inversion et la forte inversion transconductance sont égaux. En utilisant cette méthode et l'approximation pour le courant de drain dans faible inversion (Eq. (3.5-5)), dériver une expression pour courant de drain à la transition entre inversion forte et faible.

3.6-1 Considérons le circuit illustré sur la figure. P3.6-1. (a) Donnez votre netlist SPICE qui décrit ce circuit. (b) Répéter la partie (a) avec M2 étant 2 um / 1 um et il est prévu que M3 et M2 est identifié rapport de 1: 2.

3.6-2 Utilisez SPICE pour effectuer les analyses suivantes sur le circuit de la figure. P3.6-1: (a) Terrain

Vout par rapport VIN pour le jeu de paramètres nominal indiqué. (b) Par ailleurs, varient K 'et VT par

+ 10% et répéter la partie (a) -quatre simulations.

3.6-3 Utilisez SPICE pour tracer i2 en fonction de v2 quand i1 a des valeurs de 10, 20, 30, 40, 50, 60, et 70 uA pour Fig. P3.6-3. La valeur maximale de v2 est de 5 V. Utiliser les paramètres du modèle de VT = 0,7 V et K '= 110 uA / V2 et λ = 0,01 V-1. Répéter l'opération avec λ = 0,04 V-1.

3.6-4 Utilisez SPICE pour tracer iD en fonction de VDS pour des valeurs de VGS = 1, 2, 3, 4 et 5 V pour une NChannel transistor à VT = 1 V, K '= 110 pA / V2, et l = 0,04 V-1. Montrer comment SPICE peut être utilisé pour générer et tracer ces courbes simultanément comme illustré par Fig. 3.1-3.

p3.6-4

M1 2 3 0 0 NCH l = 1u w = 5u

VGS 3 0 DC 0VDS 4 0 DC 0V_IDS 4 2 DC 0.MODEL nch NMOS VTO=1 KP=110U LAMBDA=0.01 GAMMA = 0.4 PHI = 0.7

.dc VDS 0 5 .1 VGS 0 5 1

.END

3,6 à 5 Répéter l'exemple de 3,6 à 1 si le transistor de la Fig. 3,6 à 5 est un PMOS ayant le modèle paramètres donnés dans le tableau 3.1-2.

p3.6-5V_IDS 5 2 DC 0VGS 3 0 DC 0VDS 5 0 DC 0M1 2 3 0 0 pch l = 1u w = 5u.MODEL pch PMOS VTO=-0.7 KP=50U LAMBDA=0.051 GAMMA = 0.57 PHI = 0.8.dc VDS 0 -5 -.1 VGS 0 -5 -1.END

3.6-6 Répéter les exemples de 3,6 à 2 par 3,6 à 4 pour le circuit de la Fig. 3,6 à 2 si R1 = 200 kQ.

Analyse AC

Analyse transitoire